具有极细间距堆叠的微电子组件制造技术

一种制造堆叠微电子组件的方法包括：提供第一微电子封装（122A），所述第一微电子封装具有第一衬底（124A）以及从所述第一衬底（124A）的表面（128A）延伸的导电柱（130A），以及提供第二微电子封装（122B），其具有第二衬底（124B）和从第二衬底（124B）的表面（126B）延伸的导电可熔块（148B）。在第一和第二衬底（124A，124B）的表面之一上固定微电子元件（154A），所述微电子元件（154A）界定从所述第一和第二衬底的固定所述微电子元件的表面之一延伸的垂直高度H1。第一衬底的导电柱（130A）的末端（131A）抵靠到第二衬底的可熔块（148B）的顶点，由此每个导电柱/可熔块组合的垂直高度等于或大于固定到所述第一和第二衬底的表面之一的所述微电子元件（154A）的垂直高度。

【技术实现步骤摘要】
具有极细间距堆叠的微电子组件本申请为分案申请，其原申请是2008年8月21日进入中国国家阶段、国际申请日为2006年12月19日的国际专利申请PCT/US2006/048423，该原申请的中国国家申请号是20068005323. 6，专利技术名称为“具有极细间距堆叠的微电子组件”。对相关申请的交叉引用本申请要求享有于2005年12月23日提交的美国专利申请No. 11/318164的权益，在此通过引用将其并入本文。本专利技术涉及微电子组件以及制造和测试可堆叠微电子组件的方法。
技术介绍
诸如半导体芯片的微电子器件通常需要很多通往其它电子元件的输入和输出连接。半导体芯片或其它类似器件的输入和输出接触通常设置成基本覆盖器件表面的格栅状图案(通常称为“区域阵列”)或细长的排，所述排可以平行延伸到器件正面的每个边缘并与其相邻，或者在正面的中心位置。典型地，必须要把诸如芯片的器件物理地安装在诸如印刷电路板的衬底上，器件的接触必须要电连接到电路板的导电部件上。半导体芯片通常设置在封装中，在制造期间，以及在将芯片安装在诸如电路板或其它电路面板的外部衬底上期间，封装有助于对芯片的操作。例如，很多半导体芯片设置在适于表面安装的封装中。已经针对各种应用提出了这一大类的很多种封装。最常见的是，这种封装包括电介质元件，其通常称为“芯片载体”，电介质上形成有作为电镀或蚀刻金属结构的端子。通常通过诸如沿芯片载体自身延伸的细迹线的部件、并通过延伸于芯片接触和端子或迹线之间的细引线或导线，将这些端子连接到芯片自身的接触。在表面安装操作中，将封装置于电路板上，使得封装上的每个端子与电路板上对应的接触焊盘对准。在端子和接触焊盘之间提供焊料或其它接合材料。可以通过加热组件以熔化或“回流”焊料或激活接合材料来将封装永久键合在适当的位置。很多封装包括附着于封装端子的焊球形式的焊料块，其直径通常大约为O. Imm和大约0.8_ (5和30密耳)。具有从其底面突出的焊球阵列的封装通常被称为球栅阵列或“BGA”封装。被称为栅格阵列或“LGA”封装的其它封装，它们是通过焊料形成的薄层或焊接区而固定到衬底。这种类型的封装可以相当紧凑。某些封装，通常称为“芯片尺度封装”，其占据的电路板面积等于或仅稍大于封装中所包括的器件的面积。这样的有利之处在于，其减小了组件的总体尺寸，并允许使用衬底上各器件之间的短互连，这又限制了器件之间的信号传播时间，并且由此便于以高速操作组件。包括封装的组件可能会有因器件和衬底的不同热膨胀和收缩而被施加应力的问题。在工作期间以及在制造期间，半导体芯片膨胀和收缩的量往往与电路板膨胀和收缩的量不同。在例如通过利用焊料将封装端子相对于芯片或其它器件加以固定的情况下，这些效应往往会导致端子相对于电路板上的接触焊盘移动。这可能会在将端子连接到电路板上的接触焊盘的焊料中施加应力。如美国专利5679977、5148266、5148265、5455390和5518964 (在此通过引用将其公开并入本文)的某些优选实施例所公开的，半导体芯片封装可以具有相对于芯片或封装中包括的其它器件可移动的端子。这种移动可以在相当程度上补偿膨胀和收缩的差异。测试已封装的器件提出了另一个困难的问题。在一些制造工艺中，必须要在被封装器件的端子和测试夹具之间形成临时连接，并通过这些连接操作器件，以确保器件实现全面功能。通常，必需要在不将封装端子接合到测试夹具的情况下形成这些临时连接。确保所有端子都可靠地连接到测试夹具的导电元件是非常重要的。然而，难以通过把封装压到诸如具有平面接触焊盘的普通电路板的简单测试夹具上来形成连接。如果封装的端子不是共平面的，或者测试夹具的导电元件不是共平面的，那么一些端子将无法接触到测试夹具上它们相应的接触焊盘。例如，在BGA封装中，附着于端子的焊球直径的差异以及芯片载体不平坦可能导致一些焊球位于不同的高度。可以通过使用特殊构造的、具有被设置成补偿非平坦的特征的测试夹具减轻这些问题。然而，这样的特征增加了测试夹具的成本，并且在一些情况下，给测试夹具自身带来了一些不可靠性。这一点尤其不合乎需要，因为测试夹具以及器件与测试夹具的配合应当比被封装器件自身更加可靠，以便提供有意义的测试。此外，通常通过施加高频信号来测试 用于高频操作的器件。这种要求对测试夹具中的信号路径的电学特性提出了约束，这进一步使测试夹具的构造复杂化。此外，在测试焊球与端子连接的已封装器件时，焊料往往会积聚在测试夹具结合焊球的那些部分上。残余焊料的这种积聚可能会缩短测试夹具的寿命并减损其可靠性。已经提出了多种方案来解决上述问题。上述专利中公开的某些封装具有可相对于微电子器件移动的端子。这种移动在测试期间可以在一定程度上补偿端子非平面性。Nishiguchi等人的美国专利5196726和5214308公开了一种BGA型的方法，其中在衬底上的杯状插座中接收芯片表面上的凸点引线并通过低熔点材料在其中焊接它们。Beaman等人的美国专利4975079公开了一种用于芯片的测试插座，其中在锥形导向体之内设置了处于测试衬底上的穹顶形接触。通过将芯片压到衬底上，使得焊球进入锥形导向体并与衬底上的穹顶形管脚相啮合。通过施加充分大的力，使得穹顶形管脚实际上使芯片的焊球变形。可以在1998年9月8日授权的共同转让美国专利5802699中找到BGA插座的其它范例，在此通过引用将其公开并入本文。’699专利公开了一种具有多个孔的片状连接器。每个孔具备至少一个在孔上方、向内延伸的弹性分层接触。BGA器件的凸点引线进入孔中，使得凸点引线与接触配合。可以对该组件进行测试，且如果发现可以接受，可以将凸点引线永久地焊接到接触。2001年3月20日授权的共同转让美国专利6202297 (在此通过引用将其并入本文)公开了一种具有凸点引线的用于微电子器件的连接器以及制造和使用连接器的方法。在’ 297专利的一个实施例中，电介质衬底具有从正面向上延伸的多个柱体。柱体可以设置成柱体组的阵列，每个柱体组在其间界定一间隙。一般分层的接触从每个柱体顶部延伸。为了测试器件，将器件的每个凸点引线插入相应间隙之内，由此在凸点引线被不断地插入期间使其与凸点弓I线相擦触的接触相配合。通常，在将凸点引线插入间隙中时，接触的远侧部向下朝着衬底偏转，向外远离间隙的中心。共同转让的美国专利6177636 (在此通过引用将其公开并入本文)公开了一种用于在微电子器件和支撑衬底之间提供互连的方法和设备。在’ 636专利的一个优选实施例中，制造微电子器件的互连组件的方法包括提供具有第一和第二表面的柔性芯片载体以及将导电片耦合到芯片载体的第一表面。然后有选择地蚀刻导电片，以制作出多个基本刚性的柱体。在支撑结构的第二表面上提供应力缓冲(compliant)层，并将诸如半导体芯片的微电子器件与应力缓冲层配合，使得应力缓冲层位于微电子器件和芯片载体之间，保留柱体从芯片载体的暴露表面突出。柱体电连接到微电子器件。柱体形成突出的封装端子，其可以配合在插座中或由焊料结合到诸如电路面板的衬底的部件上。由于柱体可以相对于微电子器件移动，因此这种封装基本适应器件使用时器件和支撑衬底之间的热膨胀系数的不匹配。此外，柱体的端部可以是共面的或几乎共面的。如2004年11月10日提本文档来自技高网...

【技术保护点】
一种制造堆叠微电子组件的方法，包括：提供第一微电子封装，所述第一微电子封装包括第一衬底、导电柱以及导电迹线，所述第一衬底包括第一电介质层，所述导电柱的末端位于所述第一电介质层上方且与所述第一电介质层的表面相距一垂直高度，所述导电迹线沿着所述第一电介质层的所述表面延伸，其中所述导电柱具有沿垂直方向背离所述导电迹线延伸的基底，所述柱与所述迹线形成为一体；提供第二微电子封装，所述第二微电子封装包括第二衬底、导电可熔块、在所述第二衬底的支撑所述可熔块的表面暴露出来的接触以及导电迹线，所述第二衬底包括第二电介质层，所述导电可熔块的顶点位于所述第二电介质层上方且与所述第二电介质层的表面相距一垂直高度，所述导电迹线从所述接触沿着所述第二电介质层的所述表面延伸；将微电子元件固定到所述第一或第二衬底中的至少一个的所述表面之一上，使得所述第一和第二电介质层延伸超出所述微电子元件的边缘，所述微电子元件界定从所述第一或第二衬底的所述至少一个的固定了所述微电子元件的所述表面之一延伸的垂直高度；将所述第一衬底的所述导电柱末端设置成与所述第二衬底的所述可熔块的顶点毗连，且其中每个所述导电柱/可熔块组合的垂直高度等于或大于所述微电子元件的垂直高度，并且然后使所述可熔块回流以使所述柱与所述接触结合。...

【技术特征摘要】
2005.12.23 US 11/318,1641.一种制造堆叠微电子组件的方法，包括提供第一微电子封装，所述第一微电子封装包括第一衬底、导电柱以及导电迹线，所述第一衬底包括第一电介质层，所述导电柱的末端位于所述第一电介质层上方且与所述第一电介质层的表面相距一垂直高度，所述导电迹线沿着所述第一电介质层的所述表面延伸，其中所述导电柱具有沿垂直方向背离所述导电迹线延伸的基底，所述柱与所述迹线形成为一体；提供第二微电子封装，所述第二微电子封装包括第二衬底、导电可熔块、在所述第二衬底的支撑所述可熔块的表面暴露出来的接触以及导电迹线，所述第二衬底包括第二电介质层，所述导电可熔块的顶点位于所述第二电介质层上方且与所述第二电介质层的表面相距一垂直高度，所述导电迹线从所述接触沿着所述第二电介质层的所述表面延伸；将微电子元件固定到所述第一或第二衬底中的至少一个的所述表面之一上，使得所述第一和第二电介质层延伸超出所述微电子元件的边缘，所述微电子元件界定从所述第一或第二衬底的所述至少一个的固定了所述微电子元件的所述表面之一延伸的垂直高度；将所述第一衬底的所述导电柱末端设置成与所述第二衬底的所述可熔块的顶点毗连，且其中每个所述导电柱/可熔块组合的垂直高度等于或大于所述微电子元件的垂直高度，并且然后使所述可熔块回流以使所述柱与所述接触结合。2.根据权利要求I所述的方法，其中所述导电柱包括在第一行中对准的多个对准柱，所述第一行在一个正交方向上沿着所述第一衬底的表面远离所述第一衬底的面对所述微电子元件的面的部分延伸，所述对准柱设置在所述微电子元件的所述边缘中的一个边缘之外。3.根据权利要求2所述的方法，其中所述电介质层由聚合物材料构成4.根据权利要求2所述...

【专利技术属性】
技术研发人员：B·哈巴，C·S·米切尔，
申请(专利权)人：泰塞拉公司，
类型：发明
国别省市：