CMOS芯片信息清除电路制造技术

一种CMOS芯片信息清除电路，包括一电池、第一至第五电阻、第一、第二场效应管、第一、第二二极管及开关单元，该第一二极管的阳极连接一第一备用电源，该第一二极管的阴极与第二二极管的阴极连接，该第二二极管的阳极通过第一电阻与该电池连接，该第二二极管的阴极通过第二电阻连接至该第一场效应管的漏极及该第二场效应管的栅极，该第一场效应管的栅极通过第三电阻连接一第二备用电源，该第一、第二场效应管的源极接地，该第二二极管的阴极还通过第四电阻、开关单元及第五电阻连接至第二场效应管的漏极，该第四电阻与开关单元之间的节点与CMOS芯片的数据复位端连接。该CMOS芯片信息清除电路可方便、快速清除CMOS芯片信息。

【技术实现步骤摘要】

本专利技术涉及一种CMOS芯片信息清除电路。
技术介绍
通常利用电脑主板上的跳线来清除CMOS芯片信息或者恢复BIOS设置，使得用户在忘记CMOS密码或者BIOS设置无法启动电脑时可启动电脑。但跳线一般设置于机箱主板上，当需要清除CMOS芯片信息时，需打开机箱找到清除CMOS数据的跳线位置，再进行跳线操作，给用户带来极大的不便
技术实现思路
鉴于以上内容，有必要提供一种能快速方便地清除CMOS芯片信息的CMOS芯片信息清除电路。一种CMOS芯片信息清除电路，用于清除安装于主板上的CMOS芯片信息，该CMOS芯片信息清除电路包括一电池、第一至第五电阻、第一、第二场效应管、第一、第二二极管及开关单元，该第一二极管的阳极连接一第一备用电源，该第一二极管的阴极与第二二极管的阴极连接，该第二二极管的阳极通过第一电阻与该电池的正极连接，该电池的负极接地，该第二二极管的阴极通过第二电阻连接至该第一场效应管的漏极及该第二场效应管的栅极，该第一场效应管的栅极通过第三电阻连接一第二备用电源，该第一、第二场效应管的源极接地，该第二二极管的阴极还依次通过第四电阻、开关单元及第五电阻连接至第二场效应管的漏极，该第四电阻与开关单元之间的节点与CMOS芯片的数据复位端连接。相较于现有技术，本专利技术CMOS芯片信息清除电路通过操作开关即可方便清除CMOS芯片信息，避免现有技术中需打开机箱进行跳线操作来清除CMOS芯片信息的缺陷。附图说明图I是本专利技术CMOS芯片信息清除电路较佳实施方式的电路图。主要元件符号说明 CMOS 芯片 110 电阻ITr5电容Cl、d~ 场效应管 —Q1、Q2 二极管D1、D^~开关_S1、S2 电池_BAT 第一备用电f 3. 3V—SB 第二备用电源|5V—SB 如下具体实施方式将结合上述附图进一步说明本专利技术。具体实施方式请参阅图1，本专利技术CMOS芯片信息清除电路用于清除安装于主板上的CMOS芯片10的信息,该CMOS芯片信息清除电路的较佳实施方式包括第一至第五电阻R1-R5、第一、第二电容C1、C2、第一、第二二极管D1、D2、第一、第二场效应管Q1、Q2、开关S1、S2及电池BAT。该第一二极管Dl的阳极连接第一备用电源3. 3V_SB，该第一二极管Dl的阴极与第二二极管D2的阴极连接，该第二二极管D2的阳极通过第一电阻Rl与电池BAT的正极连接，该电池BAT的负极接地。第一二极管Dl的阴极还通过第二电阻R2连接至第一场效应管Ql的漏极及第二场效应管Q2的栅极，第一场效应管Ql的栅极通过第三电阻R3连接第二备用电源5V_SB，第一、第二场效应管Ql、Q2的源极均接地。第一二极管Dl的阴极还通过第一电容Cl接地。第一二极管Dl的阴极还依次通过第四电阻R4、第二电容C2接地，第四电阻R4与第二电容C2之间的节点N依次通过串联连接的两个开关S1、S2及第五电阻R5连接至第二场效应管Q2的漏极，同时，该节点N还与CMOS芯片的数据复位端RTCRST连接。以下将介绍本专利技术CMOS芯片信息清除电路的工作原理 在电脑或服务器上电时(即插上电源时)，该第一、第二备用电源3. 3V_SB、5V_SB均输出高电平，当电脑或服务器掉电时(即拔掉电源插头时)，该第一、第二备用电源3. 3V_SB、5V_SB停止输出(即被当做低电平)。CMOS芯片10安装于电脑或服务器的主板上，当CMOS芯片10的数据复位端RTSRST接收到低电平时，CMOS芯片10信息将被清除。当电脑或服务器上电时，第一、第二备用电源3. 3V_SB、5V_SB输出高电平，由于第一备用电源3. 3V_SB的电压高于电池BAT的电压，即使得第二二极管D2截止，该第一备用电源3. 3V_SB输出的电压还通过第四电阻R4输出至CMOS芯片10的数据复位端RTCRST。同时，第一场效应管Ql导通，使第二场效应管Q2的栅极接地，进而使第二场效应管Q2截止。由于第二场效应管Q2截止，因此即使按下开关S1、S2也不能使CMOS芯片10的数据复位端RTCRST接收到低电平信号。当电脑或服务器掉电时，第一、第二备用电源3. 3V_SB、5V_SB停止输出，即第一、第二备用电源3. 3V_SB、5V_SB为低电平，此时第一二极管Dl截止，第二二极管D2导通，第一场效应管Ql截止，同时，该电池BAT依次通过电阻R1、第二二极管D2及第二电阻R2输出电压至第二场效应管Q2的栅极，第二场效应管Q2的栅极接收到高电平而导通。该电池BAT还依次通过第二二极管D2、第四电阻R4之后输出电压至CMOS芯片10的数据复位端RTCRST。此时，如果同时按下开关SI、S2，则CMOS芯片10的数据复位端RTCRST将通过第五电阻R5以及第二场效应管Q2接地，此时，该CMOS芯片10的数据复位端RTCRST所接收的电压值为第五电阻R5两端的电压值。本实施方式中，第五电阻R5相对于第一、第四电阻Rl、R4为小阻值电阻，即相对于第一电阻Rl及第四电阻R4两端的电压值，该第五电阻R5两端的电压接近于零，可作为低电平，从而使CMOS芯片10的数据复位端RTCRST接收到低电平信号，该CMOS芯片10信息即被清除。本专利技术CMOS芯片信息清除电路的开关SI、S2设置于显示器上，如此，便于操作人员随时操作测试，而免去了每次都开机箱的麻烦，且两个串联设置的开关SI、S2需同时按下才会生效，可以防止误操作。并且，当电脑或服务器上电时，即使用户同时按下两个开关SI及S2，也不会将CMOS芯片10的信息清除，其可在主板通电时达到对CMOS芯片10信息的保护。当然，在其它实施方式中，开关SI、S2可以采用一个开关单元，该开关单元可以由一个开关或若干串联连接的开关组成。针对第一、第二电容Cl、C2 :该第一、第二电容Cl、C2主要起到滤波的作用，在其它实施方式中，可以直接省略该第一、第二电容Cl、C2而不会影响本专利技术的功能。根据上面的描述可知，本专利技术CMOS芯片信息清除电路将开关S1、S2设置于显示器上，解决了现有技术清除CMOS芯片10信息需要开机箱的缺陷；同时通过第一、第二场效应管Q1、Q2的电子开关作用，在主板通电时达到对CMOS芯片10信息的保护。权利要求1.一种CMOS芯片信息清除电路，用于清除安装于主板上的CMOS芯片信息，该CMOS芯片信息清除电路包括一电池、第一至第五电阻、第一、第二场效应管、第一、第二二极管及开关单元，该第一二极管的阳极连接一第一备用电源，该第一二极管的阴极与第二二极管的阴极连接，该第二二极管的阳极通过第一电阻与该电池的正极连接，该电池的负极接地，该第二二极管的阴极通过第二电阻连接至该第一场效应管的漏极及该第二场效应管的栅极，该第一场效应管的栅极通过第三电阻连接一第二备用电源，该第一、第二场效应管的源极接地，该第二二极管的阴极还依次通过第四电阻、开关单元及第五电阻连接至第二场效应管的漏极，该第四电阻与开关单元之间的节点与CMOS芯片的数据复位端连接。2.如权利要求I所述的CMOS芯片信息清除电路，其特征在于该开关单元包括两个串联连接的开关。3.如权利要求2所述的CMOS芯片信息清除电路，其特征在于该串联连接的开关设置于与主板连接的显示器上。4.如权利要求I所本文档来自技高网...

【技术保护点】
一种CMOS芯片信息清除电路，用于清除安装于主板上的CMOS芯片信息，该CMOS芯片信息清除电路包括一电池、第一至第五电阻、第一、第二场效应管、第一、第二二极管及开关单元，该第一二极管的阳极连接一第一备用电源，该第一二极管的阴极与第二二极管的阴极连接，该第二二极管的阳极通过第一电阻与该电池的正极连接，该电池的负极接地，该第二二极管的阴极通过第二电阻连接至该第一场效应管的漏极及该第二场效应管的栅极，该第一场效应管的栅极通过第三电阻连接一第二备用电源，该第一、第二场效应管的源极接地，该第二二极管的阴极还依次通过第四电阻、开关单元及第五电阻连接至第二场效应管的漏极，该第四电阻与开关单元之间的节点与CMOS芯片的数据复位端连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：涂一新，熊金良，周海清，
申请(专利权)人：鸿富锦精密工业深圳有限公司，鸿海精密工业股份有限公司，
类型：发明
国别省市：