IP组播输出端口扫描电路主要适应于分组网络中高性能路由器中IP组播查找的输出端口扫描功能，属于通信专用集成电路设计技术领域。目的在于使用较少的时间完成扫描，优化电路结构，提高电路的工作频率。本发明专利技术能够完成64位bitmap和4位bitmap从低位到高位的并行扫描，直到扫描到第一个‘1’出现的位置为止，并记录当前的扫描位置，然后根据不同的模式，选择出本次扫描的IP组播输出端口。本发明专利技术采用两级流水线操作完成IP组播输出端口扫描，同时为了进一步提高速度，对两种模式并行扫描，从而减小了电路复杂度、提高的电路的工作频率、保证了系统的可靠性。
【技术实现步骤摘要】
【专利摘要】IP组播输出端口扫描电路主要适应于分组网络中高性能路由器中IP组播查找的输出端口扫描功能，属于通信专用集成电路设计
。目的在于使用较少的时间完成扫描，优化电路结构，提高电路的工作频率。本专利技术能够完成64位bitmap和4位bitmap从低位到高位的并行扫描，直到扫描到第一个‘1’出现的位置为止，并记录当前的扫描位置，然后根据不同的模式，选择出本次扫描的IP组播输出端口。本专利技术采用两级流水线操作完成IP组播输出端口扫描，同时为了进一步提高速度，对两种模式并行扫描，从而减小了电路复杂度、提高的电路的工作频率、保证了系统的可靠性。【专利说明】PTN芯片中IP组播输出端口扫描电路
本专利技术涉及到PTN网络中IP组播输出端口扫描电路，主要适应于分组网络中高性能路由器中IP组播查找的输出端口扫描功能，属于通信专用集成电路设计
。
技术介绍
PTN是一种面向分组的传送网络，它具有端到端连接、多业务支持、低成本、QoS等优点。随着业务IP化和网络设备以太网接口越来越普及，PTN技术日趋流行。PTN作为一种主干网络，高带宽多媒体应用的出现，导致网络数据量的急剧增加，带来了带宽的急剧消耗和网络拥挤问题。这对PTN芯片的转发容量、速率、拥塞避免和流量管理等方面提出了更高的要求。IP组播的基本方法是当某一个用户向一组用户发送数据时，不必向每个用户都发送一次数据，仅仅需要提前构建一个组播树，当组播路由器接收到组播数据时，根据构建好的组播树，将数据复制到多个输出单元，最终，数据到达所有的接收端。在PTN网络中，IP组播的这种传送方式使得即使用户数据急剧增长，主干网络带宽也不需要随之增加，一定程度上缓解了主干网络拥挤问题。IP组播输出端口扫描电路作为PTN芯片中IP组播查找单元的核心电路，决定了IP组播查找单元的工作频率。PTN芯片中的IP组播查找通常需要完成最多64位的bitmap图的扫描操作，以确定本次请求输出的IP组播包的输出端口。所以实现扫描功能就需要使用尽可能少的时间完成扫描，以提高电路的工作频率。
技术实现思路
本专利技术涉及到PTN网络中IP组播输出端口扫描电路，目的在于使用较少的时间完成扫描，优化电路结构，提高电路的工作频率。本专利技术的IP组播输出端口扫描电路能够完成的功能是在接收到64位bitmap和4位bitmap信息后，从上次扫描到的位置开始进行本次扫描，从右向左，直到扫描到第I个“I”出现的位置，然后根据不同的模式，对当前的位置进行译码，最终得到本次扫描的IP组播输出端口。所述的IP组播输出端口扫描电路，由去已扫描模块、64位bitmap扫描器、4位bitmap扫描器、输出选择器构成。去已扫描模块由两级多路选择器和一个“与”门构成，其中两级的多路选择器电路主要用于滤除模式一的64位bitmap中已经扫描过的位置；“与”门用于滤除模式二的4位bitmap中已经扫描过的位置。64位bitmap扫描器由9个扫描单元和8个7bit的触发器构成，每个扫描单元完成8位bitmap的从低位到高位的扫描操作。触发器用于存储相应的扫描结果。4位bitmap扫描器由一个4输入的带有优先级的多路选择器和一个15位的触发器构成。实现4位bitmap中从低位到高位扫描第一个“I”的位置，并将对应“I”的相关位勺技术方案和工作原理。含义:1？组播输出端口信息.扫描到的位置信息,出的I？组播包的输出端口信息1 丁作麵衮.太劳昍莩田而铋谛7卜緒搵作尝然后将取反后的结果和vlan_data所表示的4位bitmap信息进行“与”操作，滤除掉已经扫描过的bitmap，将“与”的结果输出，并送给模式二的扫描模块。64位bitmap扫描器由9个扫描单元和8个7bit的触发器构成，每个扫描单元完成8位bitmap从低位到高位的扫描操作。参见图3,将接收到的64位去已扫描的bitmap信息划分为8个8bit的子bitmap, 8个扫描单元并行的对这8个bitmap进行扫描,如果存在为“I”的位，即记录当前位置，并将标志位置1，将标志位和当前位置信息存储到I个7bit的触发器中，其中标志位占最高位，后6位为当前位置信息。下一拍对8个触发器的标志位进行扫描，如果存在为“I”的位，则记录当前为“I”的标志位所对应的位置信息，该位置信息即为扫描到的输出端口号。这里扫描电路均采用带有优先级的多路选择器构成，最低位优先级最高，选择器的输入即为从低位到高位的位置信息。4位bitmap扫描器由一个4输入的带有优先级的多路选择器和一个15位的触发器构成。参见图4, bitmap_4_non_scan信号作为多路选择器的选择信号,4个输入分别为vlan_data , vlan_data , vlan_data , vlan_data 。最低位优先级最高。选择输出的结果存储到15位的触发器中。输出选择器由一个10位的触发器和一个二选一电路构成。参见图5,将vlan_data信号存储到触发器中，实现延迟一拍的功能，然后将触发器输出的最高位作为二选一电路的选择信号，二选一电路的一个输入信号为触发器输出的低9位和model_l_scan_result拼接后的15位信号，其中触发器输出的低9位信号位于高9位，model_l_scan_result信号位于低6位；另一输入信号为model_2_scan_result信号。如果选择信号为“O”则二选一电路的输出信号为触发器输出的低9位和model_l_scan_result拼接后的 15 位信号，否则为 model_2_scan_result。3.电路应用效果本专利技术已经在“高速数据网络包交换芯片研制及开发”项目中加以采用，经过实际测试，结果表明该设计电路的功能完全正确，各项功能及性能指标均符合要求，实现了专利技术的目的。【权利要求】1.本专利技术的IP组播输出端口扫描电路，由去已扫描模块、64位bitmap扫描器、4位bitmap扫描器、输出选择器构成，其中去已扫描模块接收外部送来的IP组播输出端口配置信息和上次扫描到的位置信息，同时将产生的64位未扫描bitmap信号和4位未扫描bitmap信号分别送给64位bitmap扫描器和4位bitmap扫描器,64位bitmap扫描器和4位bitmap扫描器的扫描结果送给输出选择器单元，最终产生查找出的IP组播包的输出端口信息。2.本专利技术的IP组播输出端口扫描电路，其特征在于去已扫描模块由两级多路选择器和一个“与”门构成，其中两级的多路选择器电路主要用于滤除模式一的64位bitmap中已经扫描过的位置，“与”门用于滤除模式二的4位bitmap中已经扫描过的位置；64位bitmap扫描器由9个扫描单兀和8个7bit的触发器构成,每个扫描单兀完成8位bitmap的从低位到高位的扫描操作，触发器用于存储相应的扫描结果；4位bitmap扫描器由一个4输入的带有优先级的多路选择器和一个15位的触发器构成，实现4位bitmap中从低位到高位扫描第一个“I”的位置，并将对应“I”的相关位置信息输出；输出选择器由一个10位的触发器和一个二选一电路构成，根据当前的模式情况，从模式一的扫描结果和模式二的扫描结果中选择一个输出。【文档编号】G06F13/20GK10383868本文档来自技高网...
【技术保护点】
本专利技术的IP组播输出端口扫描电路，由去已扫描模块、64位bitmap扫描器、4位bitmap扫描器、输出选择器构成，其中去已扫描模块接收外部送来的IP组播输出端口配置信息和上次扫描到的位置信息，同时将产生的64位未扫描bitmap信号和4位未扫描bitmap信号分别送给64位bitmap扫描器和4位bitmap扫描器，64位bitmap扫描器和4位bitmap扫描器的扫描结果送给输出选择器单元，最终产生查找出的IP组播包的输出端口信息。
【技术特征摘要】
【专利技术属性】
技术研发人员：山蕊，蒋林，孟李林，
申请(专利权)人：西安邮电大学，
类型：发明
国别省市：陕西;61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。