多层板制造技术

本发明专利技术提供一种多层板。在该多层板中，堆叠体包括热塑树脂膜和具有导电图案的低流动性树脂膜，交替地堆叠它们。借助热压将堆叠体和树脂基膜结合在一起。基膜具有端子连接通孔，用于接纳电子部件的电极端子，以便连接到布置在堆叠体末端的低流动性树脂膜的导电图案。堆叠体的电子部件安装区是在堆叠方向上对应于安装在基膜上的电子部件的区域，配置其以使得位于在堆叠方向上对应于通孔的对应区中的导电图案的数量大于位于在堆叠方向上不对应于通孔的非对应区中的导电图案的数量。

【技术实现步骤摘要】

本公开内容涉及一种多层板，包括借助热压形成的树脂膜的堆叠体。
技术介绍
例如，对应于US2009/0020319A1的JP2006-203114A介绍了一种多层板，包括在其表面上具有导电图案的树脂膜，和由热塑树脂制成的热塑树脂膜，其受热软化。借助通过压力机等的热压来交替地堆叠并热封具有导电图案的树脂膜和热塑树脂膜。在JP2006-203114A中介绍的多层板具有在其中将上表面具有导体图案的树脂膜布置在下表面具有导体图案的树脂膜之上的结构。本公开内容的专利技术人正在研究通过在堆叠体上堆叠用于在其上接纳电子部件(例 如，LSI)的树脂基膜的状态中，执行热压来形成多层板。堆叠体包括在其表面上具有导电图案的树脂膜和热塑树脂膜，其与具有导电图案的树脂膜交替地堆叠。为了将电子部件安装在多层板上，在树脂基膜中形成端子连接通孔，以便从树脂基膜露出布置在堆叠体的末端层的树脂膜的导电图案。将电子部件的电极端子插入到树脂基膜的端子连接通孔中，并连接到布置在堆叠体的末端层的树脂膜的导电图案。然而，在这个多层板中，难以适当地将电子部件的电极端子通过端子连接通孔连接到导电图案，导致了电子部件与导电图案之间的连接可靠性的降低。
技术实现思路
鉴于前述问题做出本公开内容，本公开内容的目的是提供一种多层板，能够提高在电子部件与堆叠体的导电图案之间的连接可靠性。专利技术人致力于研究实现该目的，已经发现取决于多层板中导电图案的布局，多层板的每一个树脂膜的平面度降低。作为树脂膜平面度的降低的结果，树脂基膜的端子连接通孔在堆叠方向上的深度改变，影响了在安装在树脂基膜上的电子部件的电极端子与导电图案之间的连接。根据本公开内容的一个方案，多层板包括堆叠体和树脂基膜，通过热压将它们彼此结合。堆叠体包括多个低流动性树脂膜和多个热塑树脂膜，交替地堆叠它们，以使得一个低流动性树脂膜作为末端树脂膜而位于堆叠体的一端。每一个低流动性树脂膜都在其至少一个表面上具有导电图案。当加热到预定温度时，热塑树脂膜软化。低流动性树脂膜具有比在预定温度的热塑树脂膜的流动性更低的流动性。树脂基膜邻接于末端树脂膜，用于在其上接纳电子部件。树脂基膜具有端子连接通孔，用于接纳电子部件的电极端子，以使得将电子部件安装在树脂基膜上，且电子部件的电极端子连接到末端树脂膜的导电图案。堆叠体具有电子部件安装区，在相对于堆叠体的堆叠方向的对应于电子部件的位置作为堆叠体的一个区域而提供。电子部件安装区具有相对于堆叠方向的对应于树脂基膜的端子连接通孔的对应区，和不与树脂基膜的端子连接通孔对应的非对应区。配置电子部件安装区，以使得位于相对于堆叠方向的对应区中的导电图案的数量大于位于相对于堆叠方向的非对应区中的导电图案的数量。在这个结构中，配置电子部件安装区，以使得位于相对于堆叠方向的对应区中的导电图案的数量大于位于相对于堆叠方向的非对应区中的导电图案的数量。因此，在热压过程中，每一个树脂膜在相对于堆叠方向的对应区中都受压是不太可能的。这样，就不太可能改变端子连接通孔在堆叠方向上的深度。因此，在电子部件与导电图案之间的连接可靠性提高。附图说明依据以下参考附图做出的详细说明，本公开内容的以上及其他目的、特征及优点会变得更显而易见，在附图中，以相似的参考标记来标明相似的部分，其中图I是示出根据本公开内容的实施例的板载电子部件基板的截面图的图示，在其中将电子部件安装到多层板上； 图2A到2H是示出根据实施例的用于解释形成多层板的各个膜的过程的截面图的图示；图3A和3B是示出根据实施例的用于解释制造多层板的过程的截面图的图示；图4A到4D是示出根据实施例的用于解释制造板载电子部件基板的过程的截面图的图示；图5A到5H是示出用于解释形成作为实施例的对比实例的多层板的各个膜的过程的截面图的图示；图6A和6B是示出用于解释制造作为对比实例的多层板的过程的截面图的图示；图7A和7B是示出用于解释作为对比实例的电子部件的电极端子与多层板的导电图案的连接状态的截面图的图示；图8A和SB是示出用于解释根据实施例的电子部件的电极端子与多层板的导电图案的连接状态的截面图的图示。具体实施例方式将参考附图来说明本公开内容的实施例。图I是示出根据本实施例的板载电子部件基板I的截面图的图示，在其中将电子部件2安装到多层板10上。在本实施例中，电子部件2例如是大规模集成电路(LSI)芯片。板载电子部件基板I通常包括多层板10与安装在多层板10上的电子部件2。借助热压多个树脂膜12、13来形成多层板10。电子部件2具有电极端子2a，其在多层板10的堆叠方向上伸出。在本公开内容中，堆叠方向对应于堆叠多个树脂膜12、13的方向。例如，堆叠方向对应于图I中的上下方向。板载电子部件基板I还包括保护层20和散热层30。将保护层20布置在电子部件2的外围，以保护电子部件2。散热层30用来散发由电子部件2产生的热量。为散热层30提供了散热器等。通过在堆叠方向上热压堆叠体IOa和布置在堆叠体IOa上的树脂基膜11来形成多层板10。提供树脂基膜11以在其上接纳电子部件2。堆叠体IOa包括第一树脂膜12和第二树脂膜13。在堆叠方向上交替地堆叠第一树脂膜12和第二树脂膜13。第一树脂膜12具有在其一个表面(例如，上表面)上的导电图案121。第二树脂膜13没有导电图案121。在本实施例中，由四个第一树脂膜12和三个第二树脂膜13来提供堆叠体10a，交替地堆叠它们。例如，通过从基膜11 (即，电子部件2)堆叠第一树脂膜12、第二树脂膜13、第一树脂膜12、第二树脂膜13、第一树脂膜12、第二树脂膜13和第一树脂膜12，以此顺序形成堆叠体10a。因此，一个第一树脂膜12位于堆叠体IOa的一端(例如，上端)，并与基膜11邻接。在下文中，将与基I吴11邻接的Iv弟一树脂I吴12也称为末端树脂I吴12a。由热塑树脂膜提供每一个第二树脂膜13。热塑树脂膜的膜基材由添加剂(混合物)制成，通过将无机填料添加到热塑树脂来提供它，当加热到预定温度时其软化。例如，用于形成第二树脂膜13的热塑树脂是聚醚醚酮树脂(PEEK)和聚醚酰亚胺树脂(PEI)的混合树脂。由低流动性树脂膜来提供每一个第一树脂膜12。低流动性树脂膜的膜基材由低流动性树脂制成，其在预定温度具有比第二树脂膜13更低的流动性。例如，用于形成第一树 脂膜12的低流动性树脂是热固树脂，由具有热固特性的聚酰亚胺树脂制成。由热塑树脂膜提供基膜11。基膜11的膜基材由热塑树脂制成，其在加热到预定温度时软化。例如，用于形成基膜11的热塑树脂是聚醚醚酮树脂(PEEK)和聚醚酰亚胺树脂(PEI)的混合树脂。基膜11形成有端子连接通孔111，端子连接通孔111用于接纳电子部件2的电极端子2a，其将连接到末端树脂膜12a的导电图案121。要注意，基膜11的厚度比电极端子2a的伸出长度小，以便通过端子连接通孔111将电子部件2的电极端子2a连接到末端树脂膜12a的导电图案121。接下来，将介绍多层板10内部的导电图案121的布局。在图I中，由虚线围绕的区101表示堆叠体IOa的电子部件安装区101，当沿堆叠方向观察时，其与电子部件2重叠。此外，由点划线围绕的区表示对应区101a，当沿堆叠方向观察时，其与端子连接通孔111重叠。由双点划线围绕本文档来自技高网...

【技术保护点】
一种多层板，用于接纳电子部件，所述多层板包括：堆叠体（10a），包括多个热塑树脂膜（13）和多个低流动性树脂膜（12、12a），在堆叠方向上交替地堆叠它们，所述多个低流动性树脂膜中的一个位于所述堆叠体的一端作为末端树脂膜（12a），所述多个低流动性树脂膜中的每一个都在其至少一个表面上具有导电图案（121），当加热到预定温度时，所述多个热塑树脂膜（13）软化，在预定温度，所述多个低流动性树脂膜的流动性低于所述热塑树脂膜的流动性；及树脂基膜（11），邻接于所述末端树脂膜，借助在所述堆叠方向上的热压，将所述树脂基膜与所述堆叠体彼此结合在一起，其中，所述树脂基膜定义端子连接通孔（111），用于接纳电子部件（2）的电极端子（2a），以便将所述电子部件安装在所述树脂基膜上，且所述电子部件的电极端子连接到所述末端树脂膜的导电图案，所述堆叠体具有电子部件安装区（101），作为堆叠体相对于所述堆叠方向的对应于电子部件的区域而提供，所述电子部件安装区具有相对于所述堆叠方向的对应于所述树脂基膜的端子连接通孔的对应区（101a），和相对于所述堆叠方向的不与所述树脂基膜的端子连接通孔对应的非对应区（101b），且配置所述电子部件安装区，以使得位于所述对应区中的导电图案的数量大于位于所述非对应区中的导电图案的数量。...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：增田元太郎，近藤宏司，近藤贤司，梶野秀忠，
申请(专利权)人：株式会社电装，
类型：发明
国别省市：