用于多芯片模块的晶粒的静电放电防护制造技术

用于一多芯片模块的晶粒的静电放电防护被描述。在该晶粒形成后及该多芯片模块组合前，一接触件具有一外露表面。该接触件是用于该多芯片模块的晶粒间互连。该接触件是在该多芯片模块组合后用于该多芯片模块的内部节点。一驱动电路耦接至该接触件并具有一第一输入阻抗。一放电电路耦接至该接触件以提供该驱动电路的静电放电防护并具有与第一放电路径有关的第一顺向偏压阻抗。该第一顺向偏压阻抗是该第一输入阻抗的分数。

【技术实现步骤摘要】
【国外来华专利技术】
一实施例关于集成电路装置(“1C”)。更特别地，该实施例关于用于多芯片模块的集成电路的静电放电防护(“ESD”)。
技术介绍
可程序逻辑装置(“PLD”)是可被程序化以执行特定逻辑功能的熟知集成电路类型。一可程序逻辑装置类型，即该场可程序门阵列(“FPGA”)，典型地包含一可程序单元数组。这些可程序单元可包含例如输出入方块(“Ι0Β”)、可组态逻辑方块(“CLB”)、专用随机存取内存方块(“BRAM”)、乘法器、数字讯号处理方块(“DSP”)、处理器、时钟管理器、延迟锁定回路(“DLL”)等等。如同在此所使用地，”include”及”including”代表包含而非 限制。每一个可程序单元典型地包含可程序互连及可程序逻辑电路两者。该可程序互连电路典型地包含由可程序连接点(“PIP”)所互相连接的各种长度的大量互连。该可程序逻辑电路使用包含例如函数产生器、缓存器、算术逻辑电路等等可程序构件来配置一用户设计逻辑。该些可程序互连及可程序逻辑电路典型地是藉由将一组态数据串流加载定义着如何架构该些可程序构件的内部组态内存单元中进行程序化。该组态数据可由一外部装置自内存(例如，自一外部可程序只读存储器)中读取或写入该场可程序门阵列中。个别内存单元的全体状态接着决定该场可程序门阵列的功能。另一可程序逻辑装置类型是该复杂可程序逻辑装置或CPLD。一复杂可程序逻辑装置包含由一互连切换矩阵连接在一起并连接至输出入(“I/o”)资源的二或更多”函数方块”。该复杂可程序逻辑装置的每一个函数方块包含类似在可程序逻辑数组(“PLA”)及可程序数组逻辑(“PAL”)装置中所使用那些的一二阶与门/或门结构。在复杂可程序逻辑装置中，组态数据典型地是储存于非挥发性内存内的芯片上。在一些复杂可程序逻辑装置中，组态数据储存于非挥发性内存内的芯片上，接着下载至挥发性内存做为一初始组态(程序化)序列的一部分。对于所有这些可程序逻辑装置(“PLD”)而言，该装置的功能是受到基于那个目的而提供至该装置的数据位所控制。该些数据位可被储存于挥发性内存(例如，如在场可程序门阵列及一些复杂可程序逻辑装置中的静态内存单元)、非挥发性内存(例如，如在一些复杂可程序逻辑装置中的闪存)或任何其它类型的内存单元中。其它可程序逻辑装置是藉由施加例如一金属层的处理层来进行程序化，其可程化地互相连接该装置上的各种构件。这些可程序逻辑装置是熟知的光罩可程序装置。可程序逻辑装置也可以例如使用熔合或抗熔合技术的其它方式来配置的。该些用语” PLD”及”可程序逻辑装置”包含但不限于这些示范性装置，且包括只可部分程序化的装置。例如，一可程序逻辑装置类型包含硬编码晶体管逻辑电路及可程序化地互相连接该硬编码晶体管逻辑电路的可程序切换结构的结合。可程序逻辑装置以及其它类型的集成电路可与其它类型的集成电路相结合以形成一多芯片模 块(“MCM”)。在封装一多芯片模块的最后阶段之前，例如一可程序逻辑装置晶粒或一内存晶粒的个别半导体晶粒(“die”)或集成电路可具有接脚、微凸块、球状体或其它外部接触件。在一些范例中，这些露出的接触件是使用于互相连接二晶粒以形成一多芯片模块，因而在封装一多芯片模块后，这类前述外部接触件形成该多芯片模块中未被露出的内部节点。在组合一多芯片模块期间，这类露出的接触件也许是曝露于静电放电(“ESD”)中。据此，提供一多芯片模块内所使用晶粒的一些露出接触件免受静电放电危害的防护机构会是受到期待且有用的。
技术实现思路
一或更多实施例大体上关于集成电路装置(“1C”)，且更特别地，关于用于多芯片模块的集成电路的静电放电防护。一实施例大体上关于用于多芯片模块的一晶粒。一接触件可在该晶粒形成后及该多芯片模块组合前具有一外露表面。该接触件是用于该多芯片模块的晶粒间互连。该接触件是在该多芯片模块组合后用于该多芯片模块的内部节点。一驱动电路可耦接至该接触件并具有一第一输入阻抗。一放电电路可耦接至该接触件以提供该驱动电路的静电放电防护并具有与第一放电路径有关的第一顺向偏压阻抗。该第一顺向偏压阻抗可为该第一输入阻抗的分数。在本实施例中，该第一输入阻抗对该第一顺向偏压阻抗的第一比值可至少大约4比I以提供该静电放电防护。该放电电路可具有与一第二放电路径有关的第二顺向偏压阻抗，且该第一输入阻抗对该第二顺向偏压阻抗的第二比值可至少大约4比I以提供该静电放电防护。该驱动电路可为一输入驱动器或一输出驱动器。该驱动电路可包含在连接至该接触件的节点处彼此间互相耦接的一输入驱动器及一输出驱动器；该输入驱动电路可具有该第一输入阻抗；该输出驱动器可具有一第二输入阻抗；该第一输入阻抗对该第一顺向偏压阻抗的第一比值可至少大约4比I以提供该输入驱动器的静电放电防护；且该第二输入阻抗对该第一顺向偏压阻抗的第二比值可至少大约4比I以提供该输出驱动器的静电放电防护。在本实施例中，该放电电路可具有与一第二放电路径有关的第二顺向偏压阻抗；该第一输入阻抗对该第二顺向偏压阻抗的第三比值可至少大约4比I以提供该输入驱动器的静电放电防护；及该第二输入阻抗对该第二顺向偏压阻抗的第四比值可至少大约4比I以提供该输出驱动器的静电放电防护。该驱动电路的静电放电防护可用于一 100伏特人体模型。该第一放电路径及该第二放电路径可分别接电源及接地。该输入驱动器可为一多任务器；且该输出驱动器可为一输出缓冲器。本实施例可进一步包含具有另一接触件的另一晶粒、附接该晶粒及该另一晶粒的基板，其中，该接触件及该另一接触件彼此间可透过该基板的导体互相耦接以在组合该多芯片模块后提供一内部节点；该另一晶粒的输出驱动器可被耦接至该另一接触件，其中，该输出驱动器可具有一第三输入阻抗；该第二晶粒的另一放电电路可被耦接至该另一接触件以提供另一静电放电防护；其中，该另一放电电路可具有一第三顺向偏压阻抗；且其中，该第三顺向偏压阻抗可为该第三输入阻抗的分数。另一实施例大体上有关一多芯片模块。在这类实施例中，一第一晶粒可具有一第一接触件，且一第二晶粒可具有一第二接触件。该第一晶粒及该第二晶粒可被附接至一基板。该第一接触件及该第二接触件彼此间可透过该基板的导体互相耦接以在该多芯片模块组合后提供一内部节点。该第一晶粒的输入驱动器可被耦接至该第一接触件，且该第二晶粒的输出驱动器可被耦接至该第二接触件。该输入驱动电路可具有一第一输入阻抗，且该输出驱动器可具有一第二输入阻抗。该第一晶粒的第一放电电路可被稱接至该第一接触件以提供第一静电放电防护，且该第二晶粒的第二放电电路可被耦接至该第二接触件以提供第二静电放电防护。该第一放电电路可具有一第一顺向偏压阻抗，且该第二放电电路可具有一第二顺向偏压阻抗。该第一顺向偏压阻抗可为该第一输入阻抗的分数，且该第二顺向偏压阻抗可为该第二输入阻抗的分数。在本实施例中，该第一输入阻抗对该第一顺向偏压阻抗的第一比值可至少大约4比I以提供该第一静电放电防护，且该第二输入阻抗对该第二顺向偏压阻抗的第二比值可 至少大约4比I以提供该第二静电放电防护。该基板可选自一迭合基板、一沉积基板及一陶瓷基板所构成的族群中。该导体可使用该基板中的下表面层级导线来部分形成的。该第一静电放电防护可用于一 100伏特人体模型,且该第一顺向偏压阻抗范围可大约10至20奥姆。该第二本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：詹姆士·卡普，麦克·J·哈特，穆罕默德·费克鲁汀，史帝芬·T·瑞利，
申请(专利权)人：吉林克斯公司，
类型：
国别省市：