用于多芯片模块的晶粒的静电放电防护制造技术

用于一多芯片模块的晶粒的静电放电防护被描述。在该晶粒形成后及该多芯片模块组合前，一接触件具有一外露表面。该接触件是用于该多芯片模块的晶粒间互连。该接触件是在该多芯片模块组合后用于该多芯片模块的内部节点。一驱动电路耦接至该接触件并具有一第一输入阻抗。一放电电路耦接至该接触件以提供该驱动电路的静电放电防护并具有与第一放电路径有关的第一顺向偏压阻抗。该第一顺向偏压阻抗是该第一输入阻抗的分数。

【技术实现步骤摘要】
【国外来华专利技术】
一实施例关于集成电路装置(“1C”)。更特别地，该实施例关于用于多芯片模块的集成电路的静电放电防护(“ESD”)。
技术介绍
可程序逻辑装置(“PLD”)是可被程序化以执行特定逻辑功能的熟知集成电路类型。一可程序逻辑装置类型，即该场可程序门阵列(“FPGA”)，典型地包含一可程序单元数组。这些可程序单元可包含例如输出入方块(“Ι0Β”)、可组态逻辑方块(“CLB”)、专用随机存取内存方块(“BRAM”)、乘法器、数字讯号处理方块(“DSP”)、处理器、时钟管理器、延迟锁定回路(“DLL”)等等。如同在此所使用地，”include”及”including”代表包含而非 限制。每一个可程序单元典型地包含可程序互连及可程序逻辑电路两者。该可程序互连电路典型地包含由可程序连接点(“PIP”)所互相连接的各种长度的大量互连。该可程序逻辑电路使用包含例如函数产生器、缓存器、算术逻辑电路等等可程序构件来配置一用户设计逻辑。该些可程序互连及可程序逻辑电路典型地是藉由将一组态数据串流加载定义着如何架构该些可程序构件的内部组态内存单元中进行程序化。该组态数据可由一外部装置自内存(例如，自一外部可程序只本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：詹姆士·卡普，麦克·J·哈特，穆罕默德·费克鲁汀，史帝芬·T·瑞利，
申请(专利权)人：吉林克斯公司，
类型：
国别省市：