静电保护电路制造技术

本发明专利技术的目的是提供能够抑制误动作并能够使ESD电涌充分放电的静电保护电路。具有触发电路，连接于被施加高电位侧的电源电压第一电源线与被施加低电位侧的电源电压的第二电源线间，对电源线间的电压进行响应并输出触发信号。缓冲电路对触发电路的触发信号进行响应并输出驱动信号。具有连接于第一电源线与第二电源线间并通过缓冲电路的驱动信号来控制导通/截止的开关电路。在开关电路以高电平的信号而导通的情况下，控制电路对缓冲电路的驱动信号进行响应并对开关电路供给高电平的信号，在开关电路以低电平的信号而导通的情况下，控制电路对缓冲电路的驱动信号进行响应并对开关电路供给低电平的信号。

【技术实现步骤摘要】
【专利摘要】本专利技术的目的是提供能够抑制误动作并能够使ESD电涌充分放电的静电保护电路。具有触发电路，连接于被施加高电位侧的电源电压第一电源线与被施加低电位侧的电源电压的第二电源线间，对电源线间的电压进行响应并输出触发信号。缓冲电路对触发电路的触发信号进行响应并输出驱动信号。具有连接于第一电源线与第二电源线间并通过缓冲电路的驱动信号来控制导通/截止的开关电路。在开关电路以高电平的信号而导通的情况下，控制电路对缓冲电路的驱动信号进行响应并对开关电路供给高电平的信号，在开关电路以低电平的信号而导通的情况下，控制电路对缓冲电路的驱动信号进行响应并对开关电路供给低电平的信号。【专利说明】静电保护电路
本专利技术的实施方式涉及静电保护电路。
技术介绍
以往,进行了各种对静电放电现象(ESD, Electrostatic Discharge)的保护电路的提案。ESD是指，从带电人、机械对半导体器件的放电、或从带电的半导体器件对接地电位的放电等。对于半导体器件，在发生ESD时，从其端子大量的电荷成为电流后流入半导体器件，该电荷在半导体器件内部生成高电压，引起内部元件的绝缘破坏、半导体器件的故障。 在静电保护电路的代表例中，有RCT (RC TriggerecOMOS电路。构成为在电源端子间连接由电阻和电容的串联电路构成的触发电路，将该电阻和电容的连接点的电压作为触发信号，驱动放电用的MOS晶体管。放电用的MOS晶体管的导通时间由触发电路的时间常数决定，因此需要设为能够将ESD电涌充分放电的时间常数。然而，在时间常数变长后，触发电路对电源上电时的电压变动、伴随内部电路的动作的电源电压的摆动进行响应，尽管不是ESD电涌，但放电用的MOS晶体管也有可能误动作。在电源上电时放电用的MOS晶体管误动作后，存在发生电源电压未充分地上升等不良情况而引起内部电路的动作不良的情况。此外，触发电路对电源电压的摆动进行响应，由此放电用的MOS晶体管长时间导通的情况下，放电用的MOS晶体管本身达到破坏等事态可能会产生。
技术实现思路
本专利技术要解决的课题在于，能够抑制误动作且能够使ESD电涌充分放电的静电保护电路。 本专利技术的一个实施方式的静电保护电路，其特征在于，具备:第一电源线，被施加高电位侧的电源电压；第二电源线，被施加低电位侧的电源电压；触发电路，连接于所述第一电源线与所述第二电源线间，对所述高电位侧的电源线与所述低电位侧的电源线间的电压进行响应并输出触发信号；缓冲电路，对所述触发电路的触发信号进行响应并输出驱动信号；开关电路，其主电流路径连接于所述第一电源线与所述第二电源线间，通过对其控制端子供给的所述驱动信号，控制所述主电流路径的导通/截止；以及控制电路，在所述开关电路以高电平的信号使所述主电流路径导通的情况下，对所述驱动信号进行响应并将高电平的信号供给至所述开关电路的所述控制端子，在所述开关电路以低电平的信号使所述主电流路径导通的情况下，对所述驱动信号进行响应并将低电平的信号供给至所述开关电路的所述控制端子。 另一实施方式的静电保护电路，其特征在于，具备:第一电源线，被施加高电位侧的电源电压；第二电源线，被施加低电位侧的电源电压；触发电路，具有电阻与电容的串联电路，该电阻与电容连接于所述第一电源线与所述第二电源线间，该触发电路对所述第一电源线与所述第二电源线间的电压进行响应并输出触发信号；缓冲电路，对所述触发信号进行响应并输出驱动信号；NM0S并联晶体管，其主电流路径连接于所述第一电源线与所述第二电源线间，其栅极电极被供给所述驱动信号；以及控制电路，连接于所述第一电源线与所述第二电源线之间，对所述驱动信号进行响应，将所述NMOS并联晶体管的栅极电极电连接于所述第一电源线。 此外，另一个实施方式的静电保护电路，其特征在于，具备:第一电源线，被施加高电位侧的电源电压；第二电源线，被施加低电位侧的电源电压；触发电路，具有电阻与电容的串联电路，该电阻与电容连接于所述第一电源线与所述第二电源线间，该触发电路对所述第一电源线与所述第二电源线间的电压进行响应并输出触发信号；缓冲电路，对所述触发信号进行响应，输出驱动信号；PM0S并联晶体管，其主电流路径连接于所述第一电源线与所述第二电源线间，其栅极电极被供给所述驱动信号；以及控制电路，连接于所述第一电源线与所述第二电源线之间，对所述驱动信号进行响应，将所述PMOS并联晶体管的栅极电极电连接于所述第二电源线。 【专利附图】【附图说明】 图1是表示第一实施方式的静电保护电路的图。 图2是表示第二实施方式的静电保护电路的图。 图3是表示第三实施方式的静电保护电路的图。 图4是表示第三实施方式的静电保护电路的仿真结果的图。 图5是表示第四实施方式的静电保护电路的图。 图6是表示第五实施方式的静电保护电路的图。 图7是表示第六实施方式的静电保护电路的图。 图8是表示第七实施方式的静电保护电路的图。 符号说明 I 第一电源端子， 2 第二电源端子， 3 触发电路， 4 缓冲电路， 5 开关电路， 6 控制电路， 10第一电源线， 11第二电源线， 31 电阻， 32 电容， 33共同连接节点。 【具体实施方式】 以下，参照附图，对实施方式的静电保护电路详细地进行说明。另外，这些实施方式并不限定本专利技术。 (第一实施方式) 图1是表示第一实施方式的静电保护电路的图。本实施方式的静电保护电路具有:与第一电源端子I连接的高电位侧的电源线10、以及与第二电源端子2连接的低电位侧的电源线11。对第一电源端子I例如施加规定的电源电压VCC。对第二电源端子2例如施加接地电位。在高电位侧的电源线10与低电位侧的电源线11之间连接有触发电路3、缓冲电路4、开关电路5以及控制电路6。触发电路3对第一电源线10与第二电源线11之间的电压进行响应并输出触发信号。 缓冲电路4在第一电源线10与第二电源线11之间对触发电路3的触发信号进行响应并输出驱动信号。开关电路5为，在高电位侧的电源线10与低电位侧的电源线11之间连接有其主电流路径，并利用对其控制电极供给的缓冲电路4的驱动信号控制主电流路径的导通的0N/0FF (是否导通，即导通/截止)。控制电路6被输入缓冲电路4的驱动信号。此外控制电路6的输出被输入至开关电路5。 在本实施方式的静电保护电路中，控制电路6维持开关电路5导通时的输入信号。由此，能够延长开关电路5的导通时间。通过延长开关电路5的导通时间，能够将ESD电涌充分放电。 控制电路6对缓冲电路4的驱动信号进行响应，并形成所谓的正反馈电路，所谓的正反馈电路是指，在使开关电路5导通的驱动信号为高电平的信号的情况下，将高电平的信号反馈给开关电路5的控制电极，在使开关电路5导通的驱动信号为低电平的信号的情况下，将低电平的信号反馈给开关电路5的控制电极。因此，形成了正反馈电路后，在不依赖于来自缓冲电路4的驱动信号的情况下，控制电路6能够对开关电路5的控制电极供给能够维持开关电路5的导通状态的信号。为此，能够使触发电路3的时间常数缩短，能够将ESD电涌充分放电。通过使触发电路3的时间常数缩短，能够避免电源上电时的误动作、或者由电源电本文档来自技高网...

【技术保护点】
一种静电保护电路，其特征在于，具备：第一电源线，被施加高电位侧的电源电压；第二电源线，被施加低电位侧的电源电压；触发电路，连接于所述第一电源线与所述第二电源线间，对所述高电位侧的电源线与所述低电位侧的电源线间的电压进行响应并输出触发信号；缓冲电路，对所述触发电路的触发信号进行响应并输出驱动信号；开关电路，其主电流路径连接于所述第一电源线与所述第二电源线间，通过对其控制端子供给的所述驱动信号，控制所述主电流路径的导通/截止；以及控制电路，在所述开关电路以高电平的信号使所述主电流路径导通的情况下，对所述驱动信号进行响应并将高电平的信号供给至所述开关电路的所述控制端子，在所述开关电路以低电平的信号使所述主电流路径导通的情况下，对所述驱动信号进行响应并将低电平的信号供给至所述开关电路的所述控制端子。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：加藤一洋，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：日本;JP