一种静态随机存储器保存状态低漏电电源电路制造技术

本实用新型专利技术适用于集成电路领域，提供了一种静态随机存储器保存状态低漏电电源电路，包括电源控制电路，所述电源控制电路为NMOS管顶部连接。本实用新型专利技术采用NMOS管顶部连接，在NMOS由于工艺偏差处于较强时，能有效跟随漏电，不会令SRAM轨到轨电压下降过快，同样存在衬底偏置效应，使其阈值能够随电源电压上升而上升，降低高电压下保持漏电流。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术属于集成电路领域，尤其涉及一种静态随机存储器保存状态低漏电电源电路。
技术介绍
静态随机存储器(Static RAM, SRAM)保存状态低漏电电源电路可分为两大类，一类是顶部(header)设计，另一类是尾部(footer)设计。电路一般有三种主要的结构，如图I所示。电源控制电路100为标准的header设计，电源控制电路101为标准footer设计，10和11均为二极管(diode)连接，使静态随机存储器轨到轨电压下降一个阈值。10、11的阈值在高电源电压状态下与低电源电压状态下基本一致，使得电源电压较高时，减少保持 漏电流有限。电源控制电路102为footer改进接法，也为diode连接，但是12存在衬底偏压效应，使其阈值随电源电压上升而上升，能有效降低高电压下保持漏电流。但是考虑到静态随机存储器的N型金属-氧化物-半导体晶体管(NMOS)漏电占主导，当存在工艺偏差和电源电压变化时，漏电流会跟随其变化。
技术实现思路
本技术所要解决的技术问题是提供一种静态随机存储器保存状态低漏电电源电路，旨在解决现有静态随机存储器保存状态低漏电电源电路中，当NMOS存在工艺偏差和电源电压变本文档来自技高网...

【技术保护点】
一种静态随机存储器保存状态低漏电电源电路，包括电源控制电路，其特征在于，所述电源控制电路为NMOS管顶部连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：张一平，郑坚斌，
申请(专利权)人：苏州兆芯半导体科技有限公司，
类型：实用新型
国别省市：