提供一种半导体装置、DC/DC变换器和电源系统，该半导体装置可防止自导通并能大幅度地提高电源变换效率。在把高端开关、低端开关、两个驱动器单封装化了的电源用封装中系统中，由于通过把辅助开关内装在低端开关的栅－源间，并在同一个芯片上构成该低端开关的低端MOSFET?3和辅助开关的辅助MOSFET?4，能够防止自导通，所以可以安装阈值电压低的低端MOSFET?3，电源变换效率大幅度地提高。而且，关于辅助MOSFET?4的栅驱动，通过利用高端MOSFET?2的驱动器，也不需要设置新的驱动电路，而且能够以与现有制品相同的管脚配置来实现，置换是容易的。
【技术实现步骤摘要】
本专利技术涉及电源电路的半导体装置，特别涉及在用于DE/DC变换器中的、把高端开关、低端开关和驱动器集成为一个封装的半导体装置，即所谓的称为“封装中系统”的半导体装置中，用于提高电源变换效率的有效的技术。
技术介绍
按照本专利技术人的研究，有关电源电路的半导体装置，可考虑以下的技术。近年来，为了达到电源电路等的小型化、高速负载响应，正在开展用于电源中的功 率MOSFET (金属氧化物半导体场效应晶体管)的高频化。特别是，用于个人计算机或计算机游戏机等电源电路中的非绝缘型DC/DC变换器，伴随着进行驱动的CPU等的大电流化和作为无源部件的扼流圈、输入输出电路器的小型化要求等，有大电流化、高频化的趋势。例如，在个人计算机或计算机游戏机等的电源电路中，广泛使用非绝缘型DC/DC变换器。伴随着安装于电子系统中的CPU等的大电流化的低电压化，要求非绝缘型DC/DC变换器相高效率化、小型化。这样的非绝缘型DC/DC变换器由高端开关和低端开关构成，该开关分别使用功率MOSFETo这些开关通过使高端与低端取得同步并交互地进行导通/关断，来进行电压变换。高端开关为DC/DC变换器的控制用开关，而低端开关为同步整流用开关。此外，在最近的DC/DC变换器中，为了减小芯片间的寄生电感以与闻速响应和小型化相对应，有把高端开关、低端开关和驱动这些开关的驱动器单封装化了的“封装中系统化”的趋势。下面，使用10，说明本专利技术人研究了的作为本专利技术的前提的现有封装中系统的一个例子。图8示出现有的针对DC/DC变换器的封装中系统的电路结构的一个例子。封装中系统29的结构，由高端MOSFET 2、低端M0SFET3和驱动各MOSFET的驱动器5、6构成。在此，高端MOSFET 2为半导体芯片7，低端MOSFET 3为半导体芯片8，驱动器5、6为半导体芯片9，把上述三个芯片安装在一个封装中。说明使用了上述封装中系统的DC/DC变换器的工作原理和各端子。PWM信号从PWM控制器10输入到PWM输入端子18，由此，驱动器5、6通过布线14、16来驱动高端MOSFET 2和低端M0SFET3的栅。通过布线15、17把高端MOSFET 2和低端MOSFET 3的源电位传送到驱动器5、6，以源电位为基准来提供各栅电压。从外部电源VGH和VGL通过VGH输入端子20和VGL输入端子19，来提供施加到各MOSFET的栅上的电压。按照高端MOSFET 2与低端MOSFET 3导通期间的比例，把输入到输入端子23上的电压变换成所希望的电压，输出到输出端子24。由平滑化用电感11和平滑化用电容器12，对输出的电压进行平滑化。此外，在上述封装中系统中，由于在高端MOSFET 2中使用了 η型M0SFET，所以为了对栅进行驱动而使用自举(bootstrap)电路，设有起此作用的电容器28和引导用端子21。再有，在自举电路中，为了防止反向电流而使用二极管，但因其与本专利技术无关故省略。此外，设有用于监视高端MOSFET 2和低端MOSFET 3的栅电压的、VGH监视端子22和VGL监视端子26、电源接地端子25、逻辑接地端子27。图9示出现有的针对DC/DC变换器的封装中系统的封装外观、芯片配置、引线键合配置的一个例子。封装使用了作为非引出表面安装封装之一的QFN (四方扁平非引出封装)。如图所示，封装的薄片(tab)分成三个部分，安装着高端MOSFET的半导体芯片7、低端MOSFET的半导体芯片8、驱动器的半导体芯片9。各芯片间利用引线键合连接，作为特征，把各MOSFET的栅驱动用布线14、16，与用于传送作为基准的源电位的布线15、17布线成分别靠近且平行，由此，可减小MOSFET的栅一漏间和源一漏间的寄生电感。 但是，在上述DC/DC变换器中，在低端MOSFET 3关断状态下当高端MOSFET 2导通时，低端MOSFET 3的漏电压(图8、图9的输出端子24的电压)上升，伴随着该电压变化，充电电流通过低端MOSFET 3的栅-漏间的反馈电容在低端MOSFET 3的栅一间流动，引起低端MOSFET 3的栅电压上升的现象。此时，如果低端MOSFET的栅电压超过阈值电压，则低端MOSFET 3变成导通状态，大的贯通电流从高端MOSFET 2流到低端MOSFET 3(自导通现象)，产生变换效率大幅度降低的问题。图10示出用于说明自导通现象的各电压的定时图。可以看出，当高端MOSFET 2导通时输出端子24的电压上升，在其峰值电压时、低端MOSFET 3的栅一源间电压也具有峰值电压且超过了阈值电压。实际的低端MOSFET需要使用具有高到某种程度的阈值电压的MOSFET以便不引起自导通，因此存在着导通损耗增大，不能实现高效率比的问题。作为解决上述问题的方法，例如在专利文献I中提出了在同一封装内装低端开关和辅助开关，把辅助开关连接在低端开关的栅一源间，在低端开关的栅电压上升时通过使辅助开关导通把低端开关的栅一源间短路，来预防栅电压上升，防止自导通的手段。<专利文献1>日本专利申请特开2002-290224号公报但是，本专利技术人发现，在上述专利文献I中存在着上述问题和研究不充分之处。例如，在上述专利文献I中，为了防止上述自导通现象，在同一封装内内装低端开关和辅助开关，但是，需要用于驱动辅助开关的另一电路，需要专用的控制器1C。此外，由于封装的管脚配置对于现有制品改变了，所以不容易与现有制品置换了。此外，描述以利用另一芯片对辅助开关与低端开关进行单封装化为中心，但是，对于辅助开关与低端开关的单芯片化，未描述具体的器件结构等。虽然后面作了描述，但按照本专利技术人的研究，在前述的封装中系统中由于自导通也成为问题，所以通过利用另一芯片来单封装化也不能完全防止自导通。而且，对于作为与最近的DC/DC变换器的高频化和小型化对应的趋势的封装中系统未作描述。
技术实现思路
因此，本专利技术的目的在于，提供在用于DC/DC变换器中的封装中系统中，通过把低端开关与用于防止自导通的辅助开关芯片化来防止自导通，能够大幅度地提高电源变换效率的技术。而且，由于在封装中系统内实现了防止自导通，所以能够以与现有制品相同的管脚配置来实现，置换是容易的。此外，本专利技术的另一目的在于，提供通过利用高端开关的驱动器来驱动上述辅助开关，使得不需要新的驱动电路，能够容易地防止自导通的封装中系统。还有，本专利技术的又一目的在于，提供通过把低端开关与预驱动器的末级单芯片化，在防止自导通的同时能够提闻低端开关的驱动能力，并能进一步提闻电源变换效率的封装中系统。本专利技术的上述和其它目的以及新的特征，从本说明书的描述和附图中将会变得明显。对本申请中公开的专利技术中的有代表性的方案，简单地说明如下。 本专利技术应用于具有高端开关、低端开关、分别驱动高端开关和低端开关的两个驱动器，且把高端开关、低端开关、两个驱动器单封装化了的封装中系统中，具有下述特征。即，在本专利技术的封装中系统中，把辅助开关内装在低端开关的栅一源间，在同一个芯片上构成低端开关和辅助开关。而且，在本专利技术的封装中系统中，辅助开关的驱动，利用驱动高端开关的驱动器来驱动。此外，低端开关用纵型MOSFET来形成，辅助开关用横型MOSFET来形成。而且，低端开关的MOSFET和辅助开关的MOSF本文档来自技高网...
【技术保护点】
一种包含DC/DC变换器的半导体装置，包括：第1芯片安装部分，具有用作上述DC/C变换器的输入的第1引线；第2芯片安装部分，具有用作上述DC/C变换器的输出的第2引线；第3芯片安装部分；第3引线，向上述DC/C变换器提供地电位；第1半导体芯片，包含上述DC/DC变换器的高端MOSFET，上述第1半导体芯片被安装在上述第1芯片安装部分上；上述第1半导体芯片具有正面和与上述正面相对的反面；上述第1半导体芯片具有电连接到上述高端MOSFET的栅电极的第1栅电极焊盘、和电连接到上述高端MOSFET的源电极的在上述正面上的第1源电极焊盘、和在上述反面上的上述高端MOSFET的第1漏电极，上述第1源电极焊盘被电连接到上述第2芯片安装部分；上述第1漏电极被电连接到上述第1芯片安装部分；第2半导体芯片，包含上述DC/DC变换器的低端MOSFET和电连接到上述低端MOSFET的辅助MOSFET，上述第2半导体芯片被安装在上述第2芯片安装部分上，上述第2半导体芯片具有正面和与上述正面相对的反面；上述第2半导体芯片具有电连接到上述低端MOSFET的栅电极的第2栅电极焊盘、电连接到上述低端MOSFET的源电极的第2源电极焊盘、和电连接到上述辅助MOSFET的栅电极的在上述正面上的第3栅电极焊盘、和在上述反面上的上述低端MOSFET的第2漏电极，上述第2源电极焊盘被电连接到上述第3引线；上述第2漏电极被电连接到上述第2芯片安装部分；第3半导体芯片，包含驱动上述高端MOSFET的第1驱动电路和驱动上述低端MOSFET的第2驱动电路，上述第3半导体芯片被安装在上述第3芯片安装部分上，上述第3半导体芯片具有正面和与上述正面相对的反面；上述第3半导体芯片具有电连接到上述第1驱动电路的第1电极焊盘和电连接到上述第2驱动电路的第2电极焊盘；以及密封体，密封上述第1半导体芯片、第2半导体芯片和第3半导体芯片，从上述树脂体露出上述第1引线、第2引线和第3引线；其中，上述辅助MOSFET的源电极电连接到上述低端MOSFET的上述源电极，其中，上述辅助MOSFET的漏电极电连接到上述低端MOSFET的上述栅电极，其中，上述第3半导体芯片的上述第1电极焊盘通过第1导线电连接到上述第1半导体芯片的上述第1栅电极焊盘，并且通过第3导线电连接到上述第2半导体芯片的上述第3栅电极焊盘，以及其中，上述第3半导体芯片的上述第2电极焊盘通过第2导线电连接到上述第2半导体芯片的上述第2栅电极焊盘。...
【技术特征摘要】
...
【专利技术属性】
技术研发人员：白石正树，岩崎贵之，松浦伸悌，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。