一种DCM开关电源变换器控制死区时间的电路及其方法技术

一种DCM迟滞变换器制控制死区时间的电路及其方法，工作驱动信号in在经过自适应死区时间调整电路后通过反相器链驱动功率管进行开、关，同时自适应的获得最优的死区时间。经过对Lx点在功率Pmos关断后、功率Nmos开启时电压的采样，从而获得死区时间的信息，将采样信号反馈回自适应死区时间控制电路中，调整二进制延时线的信号传输速度，从而实现死区时间的最优自适应控制。

Circuit and method for controlling dead time of converter of DCM switching power supply

A DCM hysteresis converter control circuit and method of dead time, work drive signal in after adaptive dead time adjustment circuit through the inverter chain drive power tube is opened and closed at the same time, the obtained optimal adaptive dead time. After the sampling of the Lx in power Pmos after turning off the power of Nmos, open voltage, so as to obtain the dead time information, and the sampling signal feedback adaptive dead time control circuit, signal transmission speed adjusting binary delay line, the optimal adaptive control to achieve the dead time.

【技术实现步骤摘要】
一种DCM开关电源变换器控制死区时间的电路及其方法
本专利技术涉及开关电源变换器，尤其是一种DCM迟滞变换器制控制死区时间的电路及其方法，在系统工作于不同负载状态时有效的调整两个输出功率管之间死区时间，从而减小损耗提高电源转化效率。
技术介绍
同步整流结构的开关电源变换器虽然控制信号相比于非同步整流开关电源变换器而言控制复杂，但是功率损耗更低，特别适合应用于低压小功率dc-dc电源变换器中使用。其中，DCM模式下的迟滞开关电源变换器更是针对于小电流输出情况下的首选结构。然而，在电源变换器的高、低侧功率管的栅极控制信号天生存在死区时间不匹配的问题，这造成了功率的损失，阻碍了效率的提升。图1所示为传统的同步整流结构开关电源变换器，包括控制电路和功率级电路两部分。控制电路由DCM迟滞控制电路、死区时间电路以及功率管驱动电路组成，功率级电路由高、低侧功率管M1、M2、电感L、负载电容Cout组成。高侧PMOS功率管M1源端连接输入电源电压，低侧NMOS功率管M2源端接地，两功率管的漏极相连并与电感L的一端连接，连接点记为Lx。电感L的另一端与输出滤波电容Cout相连，电容Cout另一端接地。电感L与电容Cout组成输出滤波网络，两者的连接点接输出负载Rload，高、低侧功率管的栅极分别接栅端控制信号PG0、NG0。当系统工作于DCM模式下时，其工作状态如图2所示，其中IL为电感电流，Iout为输出电流，Vref为输出参考电压，Vout为系统输出电压。从t1时刻开始控制电路中的DCM迟滞电路检测到Vout小于Vref，即认为一个周期的开始，并传输控制信号给后一级电路。在t1～t2阶段Vout小于Vref，此时M1打开、M2关闭，电感电流从零开始上升，当充电至Vout大于Vref时，继续保持状态t3时间。之后t4～t5阶段，M2打开，M1关闭，电感电流逐步减小到0，此时Vout仍大于Vref。在t6阶段同时关闭M1，M2，直至Vout小于Vref。至此完成一个周期，DCM迟滞电路再次传输周期性控制信号。在整个DCM工作周期中，在功率管开关切换过程中，特别是M1关闭、M2导通的过程中，可能出现M1、M2短暂同时导通的情况，电源和地之间形成通路从而导致较大的能量损耗。所以在M1、M2的开关过程之间需要加入一定的死区时间。死区时间的长短会一定程度上影响整个系统的效率。如图3所示，其中图3-a展示了当死区时间过大时，即当M1关闭后，间隔较长时间后M2才打开，则在节点Lx位置，其电压VLx从Vin将至0以后会继续下降，直到功率管M2的寄生二极管打开，电感电流从地经M2反向抽取至输出，寄生二极管造成额外功率损耗。图3-b为死区时间过小的情况，当Lx节点电压尚未下降到零时，M2已经导通，这种情况下不仅会造成功率管寄生电容能量的损失，而且有可能使得M1、M2同时导通，在电源、地之间形成尖峰电流。图3-c展示的是最佳死去时间下系统的工作情况，即在M1关闭，VLx刚好降至M2导通压降Vdson时，M2打开。由于导通压降较小，可以等同于VLx下降至0。最佳死去时间会随着功率管尺寸、系统输入、输出电压、负载电流的变化而变化，不能规定为一固定值。
技术实现思路
本专利技术目的是提供一种DCM迟滞变换器制控制死区时间的电路及其方法，利用延时技术提出最优死区时间的动态调整，在系统工作于不同输入、输出电压以及不同负载电流情况下可以自适应的获得最优的死区时间，将死区时间一直稳定于最优值，提升系统效能，减少功率管损耗。为实现上述目的，本专利技术采用以下技术方案：一种DCM开关电源变换器制控制死区时间的电路，包括控制电路和功率级电路两部分，控制电路包括DCM迟滞控制电路、死区时间电路以及功率管驱动电路，DCM迟滞控制电路输出连接死区时间电路，死区时间电路产生含有死区时间的控制信号PG和NG经功率管驱动电路后输出控制信号PG0和NG0给功率级电路，功率级电路包括高侧PMOS功率管M1、低侧NMOS功率管M2、电感L、输出滤波电容Cout和输出负载Rload，PMOS功率管M1的源极连接输入电源电压Vin，NMOS功率管M2的源极接地，PMOS功率管M1的漏极与NMOS功率管M2的漏极互连并与电感L的一端连接，连接点记为Lx，电感L的另一端连接输出滤波电容Cout的一端和输出负载Rload的一端，输出滤波电容Cout的另一端及输出负载Rload的另一端接地，电感L与电容Cout组成输出滤波网络，PMOS功率管M1的栅极和NMOS功率管M2的栅极分别连接功率管驱动电路输出的驱动控制信号PG0和NG0；其特征在于：控制电路中的死区时间电路采用DCM自适应死区时间控制电路，功率管驱动电路采用两路反相器链构成，设置两路过零检测电路检测Lx点的电压变化，输出两路过零比较信号连接至DCM自适应死区时间控制电路的输入端，在系统工作于不同输入、输出电压以及不同负载电流情况下能够自适应的获得最优的死区时间，将死区时间一直稳定于最优值，提升系统效能，减少功率管损耗；DCM自适应死区时间控制电路包括动态延迟单元、固定延迟单元、RS触发器RSFF1以及或门or1、与门and1、与门and2和反相器inv15；动态延迟单元有三个输入端口，一个端口连接前级DCM迟滞控制电路输出的系统开关控制信号in，另外两个端口分别连接过零检测电路输出的一路过零比较信号zd2和RS触发器RSFF1的反相端Q-端输出的时序信号fw，动态延迟单元的输出连接反相器inv15的输入端和与门and2的一个输入端，反相器inv15的输出连接RS触发器RSFF1的S端，RS触发器RSFF1的Q端输出连接与门and2的另一个输入端，与门and2输出一路自适应添加最优死区时间的控制信号NG并连接到或门or1的一个输入端，或门or1的另一个输入端连接前级DCM迟滞控制电路输出的系统开关控制信号in，或门or1输出另一路自适应添加最优死区时间的控制信号PG，固定延迟单元包括偶数个反相器串联构成，其中第一个反相器的输入端连接与门and2输出的一路自适应添加最优死区时间的控制信号NG，最后一个反相器的输出连接与门and1的一个输入端，与门and1的另一个输入端连接过零检测电路输出的另一路过零比较信号zd1，与门and1的输出连接RS触发器RSFF1的R端；动态延迟单元包括一个上升沿触发的D触发器DFF1，一个2-1译码器MUX1，一个6位加减计数器、一个6位二进制延时线以及包括与门and3、与门and4、与门and5、与门and6与门and7，或门or2、或门or3、或门or4，或非门nor1、或非门nor2和反相器inv16构成的计数限制电路；与门and3的两个输入端分别连接6位加减计数器输出的6位二进制数Q0-Q5中的Q1和Q2，与门and4的两个输入端分别连接6位加减计数器输出的6位二进制数Q0-Q5中的Q3和Q4，与门and3的输出连接与门and5的一个输入端，与门and5的另一个输入端连接与门and4的输出端，与门and5的输出端连接与门and6的一个输入端，与门and6的另一个输入端连接6位加减计数器输出的6位二进制数Q0-Q5中的Q5，与门and6的输出端连接或非门nor2的一个输入端，或非门nor2的另一个输本文档来自技高网...

【技术保护点】
一种DCM开关电源变换器制控制死区时间的电路，包括控制电路和功率级电路两部分，控制电路包括DCM迟滞控制电路、死区时间电路以及功率管驱动电路，DCM迟滞控制电路输出连接死区时间电路，死区时间电路产生含有死区时间的控制信号PG和NG经功率管驱动电路后输出控制信号PG0和NG0给功率级电路，功率级电路包括高侧PMOS功率管M1、低侧NMOS功率管M2、电感L、输出滤波电容C

【技术特征摘要】
1.一种DCM开关电源变换器制控制死区时间的电路，包括控制电路和功率级电路两部分，控制电路包括DCM迟滞控制电路、死区时间电路以及功率管驱动电路，DCM迟滞控制电路输出连接死区时间电路，死区时间电路产生含有死区时间的控制信号PG和NG经功率管驱动电路后输出控制信号PG0和NG0给功率级电路，功率级电路包括高侧PMOS功率管M1、低侧NMOS功率管M2、电感L、输出滤波电容Cout和输出负载Rload，PMOS功率管M1的源极连接输入电源电压Vin，NMOS功率管M2的源极接地，PMOS功率管M1的漏极与NMOS功率管M2的漏极互连并与电感L的一端连接，连接点记为Lx，电感L的另一端连接输出滤波电容Cout的一端和输出负载Rload的一端，输出滤波电容Cout的另一端及输出负载Rload的另一端接地，电感L与电容Cout组成输出滤波网络，PMOS功率管M1的栅极和NMOS功率管M2的栅极分别连接功率管驱动电路输出的驱动控制信号PG0和NG0；其特征在于：控制电路中的死区时间电路采用DCM自适应死区时间控制电路，功率管驱动电路采用两路反相器链构成，设置两路过零检测电路检测Lx点的电压变化，输出两路过零比较信号连接至DCM自适应死区时间控制电路的输入端；DCM自适应死区时间控制电路包括动态延迟单元、固定延迟单元、RS触发器RSFF1以及或门or1、与门and1、与门and2和反相器inv15；动态延迟单元有三个输入端口，一个端口连接前级DCM迟滞控制电路输出的系统开关控制信号in，另外两个端口分别连接过零检测电路输出的一路过零比较信号zd2和RS触发器RSFF1的反相端Q-端输出的时序信号fw，动态延迟单元的输出连接反相器inv15的输入端和与门and2的一个输入端，反相器inv15的输出连接RS触发器RSFF1的S端，RS触发器RSFF1的Q端输出连接与门and2的另一个输入端，与门and2输出一路自适应添加最优死区时间的控制信号NG并连接到或门or1的一个输入端，或门or1的另一个输入端连接前级DCM迟滞控制电路输出的系统开关控制信号in，或门or1输出另一路自适应添加最优死区时间的控制信号PG，固定延迟单元包括偶数个反相器串联构成，其中第一个反相器的输入端连接与门and2输出的一路自适应添加最优死区时间的控制信号NG，最后一个反相器的输出连接与门and1的一个输入端，与门and1的另一个输入端连接过零检测电路输出的另一路过零比较信号zd1，与门and1的输出连接RS触发器RSFF1的R端；动态延迟单元包括一个上升沿触发的D触发器DFF1，一个2-1译码器MUX1，一个6位加减计数器、一个6位二进制延时线以及包括与门and3、与门and4、与门and5、与门and6与门and7，或门or2、或门or3、或门or4，或非门nor1、或非门nor2和反相器inv16构成的计数限制电路；与门and3的两个输入端分别连接6位加减计数器输出的6位二进制数Q0-Q5中的Q1和Q2，与门and4的两个输入端分别连接6位加减计数器输出的6位二进制数Q0-Q5中的Q3和Q4，与门and3的输出连接与门and5的一个输入端，与门and5的另一个输入端连接与门and4的输出端，与门and5的输出端连接与门and6的一个输入端，与门and6的另一个输入端连接6位加减计数器输出的6位二进制数Q0-Q5中的Q5，与门and6的输出端连接或非门nor2的一个输入端，或非门nor2的另一个输入端连接或非门nor1的输出端和与门and7的一个输入端，或非门nor1的两个输入端分别连接或门or4的输出端和6位加减计数器输出的6位二进制数Q0-Q5中的Q5，或门or4的两个输入端分别连接或门or2的输出端和或门or3的输出端，或门or2的两个输入端分别连接6位加减计数器输出的6位二进制数Q0-Q5中的Q1和Q2，或门or3的两个输入端分别连接6位加减计数器输出的6位二进制数Q0-Q5中的Q3和Q4，或非门nor2的输出端连接反相器inv16的输入端和2-1译码器MUX1的控制端，反相器inv16的输出端连接与门and7的另一个输入端，与门and7的输出端连接2-1译码器MUX1的一个输入端，2-1译码器MUX1的另一个输入端连接D触发器DFF1的输出Q端，D触发器DFF1的D输入端连接过零检测电路输出的过零比较信号zd2，D触发器DFF1的时钟端连接RS触发器RSFF1的反相端Q-端输出的时序信号fw，2-1译码器MUX1的输出端连接6位加减计数器的控制输入端，6位加减计数器的时钟端与6位二进制延时线的一个输入端互连并连接前级DCM迟滞控制电路输出的系统开关控制信号in，6位加减计数器输出6位二进制数Q0-Q5至6位二进制延时线的另一个输入端，6位二进制延时线的输出即为动态延迟单元的输出；6位二进制延时线包括反相器inv17～inv22，NMOS管MN2～MN14，PMOS管MP2和MP3以及时间调整电容C1；6位加减计数器输出6位二进制数Q0-Q5中的Q0连接反相器inv17的输入端，NMOS管MN3的源极与NMOS管MN2的源极互连并接地，NMOS管MN3的漏极和NMOS管MN2的漏极分别连接NMOS管MN5的源极和NMOS管MN4的源极且NMOS管...

【专利技术属性】
技术研发人员：孙伟锋，张玉浩，陆扬扬，祝靖，陆生礼，时龙兴，
申请(专利权)人：东南大学，
类型：发明
国别省市：江苏,32