一种制作栅结构的方法技术

本发明专利技术涉及一种制作栅结构的方法，该方法包括：提供衬底；在所述衬底之上形成栅电介质层；在所述栅电介质层之上沉积一层牺牲层；刻蚀所述牺牲层形成暴露出所述栅电介质层的沟槽，再在所形成的结构表面沉积栅导电层；通过各向异性刻蚀工艺从上往下对所述栅导电层进行刻蚀直至暴露所述牺牲层；去除所述的牺牲层获得栅结构。本发明专利技术的方法，采用侧墙形成工艺实现了栅结构的制作，尤其适合制作较小尺寸的栅结构，特别是较小尺寸的双栅结构。

【技术实现步骤摘要】
本专利技术属于半导体集成电路制造工艺
，具体涉及一种制作栅结构的方法。
技术介绍
集成电路工艺中，关键图形如栅极的尺寸是衡量半导体器件性能的重要指标。栅结构的形成一般采用光刻加刻蚀的方法，然而当栅极尺寸缩小至50nm以下时，即使采用分辨率增强技术(Resolution Enhancement Technology, RET),传统的光刻手段也无法满足工艺需求。 目前，45nm以下技术代的关键层次的光刻会采用浸没式(Emersion)光刻或双重图形化(Double Patterning)。这些技术需要昂贵的设备或特别的工艺流程,成本高,工艺复杂，难度大。例如浸没式光刻，米用ArF (193nm)光刻机应用于45nm以下技术代的产品中，在保证景深(DOF)的情况下，必须使用介质(例如，水)以提高数值孔径(NA)，这种技术称为浸没式光刻。ArF光刻机的价格比普通的要高出约50%，这对生产商来说是一笔不小的投入，另外光刻工艺过程的生产成本也较高。双重图形化技术是为了弥补普通光刻机能力的不足，利用高精度的对准，进行两次曝光、工艺；第一次曝光、工艺形成部分图形，第二次曝光、工艺则形成余下部分的图本文档来自技高网...

【技术保护点】
一种制作栅结构的方法，该方法包括：提供衬底；在所述衬底之上形成栅电介质层；在所述栅电介质层之上沉积一层牺牲层；刻蚀所述牺牲层形成暴露出所述栅电介质层的沟槽，再在所形成的结构表面沉积栅导电层；通过各向异性刻蚀工艺从上往下对所述栅导电层进行刻蚀直至暴露所述牺牲层；去除所述的牺牲层获得栅结构。

【技术特征摘要】
1.一种制作栅结构的方法，该方法包括 提供衬底； 在所述衬底之上形成栅电介质层； 在所述栅电介质层之上沉积一层牺牲层； 刻蚀所述牺牲层形成暴露出所述栅电介质层的沟槽，再在所形成的结构表面沉积栅导电层； 通过各向异性刻蚀工艺从上往下对所述栅导电层进行刻蚀直至暴露所述牺牲层； 去除所述的牺牲层获得栅结构。2.如权利要求I所述的方法，其特征在于 所述栅导电层的厚度为10nm-200nm。3.如权利要求I所述的方法，其特征在于 所述的牺牲层...

【专利技术属性】
技术研发人员：储佳，
申请(专利权)人：上海集成电路研发中心有限公司，
类型：发明
国别省市：