半导体集成器件及其制造方法技术

一种半导体集成器件及其制造方法，其中半导体集成器件包括：衬底；覆盖所述衬底的介质层；位于所述介质层内的第一开口和第二开口；位于第一区域内有源区表面的金属栅极结构，所述金属栅极结构包括：位于第一开口底部和侧壁的高k栅介质层，位于高k栅介质层表面并填充所述第一开口的金属栅电极；位于第二区域内STI区表面的电容，所述电容包括：位于所述第二区域内STI区表面的所述多晶硅层，位于所述第二开口底部和侧壁的高k电容介质层，位于高k电容介质层表面并填充所述第二开口的金属电容电极。本发明专利技术的制造方法工艺步骤简单，本发明专利技术的半导体集成器件集成度高。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，特别涉及。
技术介绍
随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的资料存储量以及更多的功能，半导体芯片向更高集成度方向发展，即半导体器件的特征尺寸(⑶，Critical Dimension)越小,而半导体芯片的集成度越高。随着半导体器件的特征尺寸(CD, Critical Dimension)越小,半导体芯片的集成度越高，在单位面积上需要形成的单元数量和类型也越来越多，从而对半导体工艺要求也·越来越高。如何合理安排各种不同单元的位置、以及利用各单元的制造的共同点来节约半导体工艺步骤成为现在研究的热点。在公开号为US20110031585A1的美国专利文件中，披露了一种半导体集成器件结构，请参考图1，包括衬底100，所述衬底100内形成有STI结构101和被STI结构隔离的有源区102，所述衬底100包括MM电容区域I、与MM电容区域I相邻的NFET区域II和与NFET区域II相邻的PFET区域III ;位于衬底100NFET区域II的有源区102表面的NMOS结构，所述NMOS结构包括位于衬底100NFET区域II表面的第一栅本文档来自技高网...

【技术保护点】
一种半导体集成器件制造方法，包括：提供衬底，所述衬底内具有STI区和被STI区隔离的有源区，所述衬底具有第一区域和与第一区域对应的第二区域；其特征在于，还包括：在同一形成工艺中，在所述第一区域的有源区表面形成伪栅结构，在所述第二区域的STI区表面形成多晶硅层；在衬底表面形成与伪栅结构和多晶硅层齐平的介质层；在同一去除工艺中去除所述多晶硅栅极和部分所述多晶硅层，形成第一开口和第二开口，所述第一开口暴露出所述有源区表面，所述第二开口暴露出所述STI区表面；在同一形成工艺中，形成位于所述第一开口底部和侧壁的高k栅介质层、以及位于所述第二开口的底部和侧壁的高k电容介质层；在同一形成工艺中，在所述高k栅...

【技术特征摘要】

【专利技术属性】
技术研发人员：洪中山，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：