半导体器件的形成方法技术

一种半导体器件的形成方法，包括：提供包括第一区域和第二区域的衬底；在衬底上分别形成位于第一区域及第二区域的栅极结构；形成第一侧墙及第二侧墙，所述第一侧墙覆盖第一区域的衬底表面、栅极结构两侧及表面，所述第二侧墙覆盖第二区域的衬底表面、栅极结构两侧及表面；图案化刻蚀所述第二侧墙及衬底，在所述第二侧墙两侧的衬底内形成开口，并在所述开口内形成外延层；其中，在形成所述外延层前，还包括对所述第一侧墙进行尖峰退火或者毫秒退火工艺，以提高所述第一侧墙的密度，降低第一侧墙的刻蚀率。本发明专利技术通过尖峰退火或者毫秒退火工艺提高第一侧墙的密度，进而提高在同衬底上形成外延层时NMOS和PMOS的工艺选择比。

【技术实现步骤摘要】

本专利技术涉及半导体
，尤其涉及一种。
技术介绍
众所周知，机械应カ可以改变硅材料的能隙和载流子迁移率，最近，机械应カ在影响MOSFET性能方面扮演了越来越重要的角色 。如果可以适当控制应力，从而提高载流子(η-沟道晶体管中的电子，P-沟道晶体管中的空穴)迁移率，提高驱动电流，因而应カ可以较大地提高晶体管的性能。以PMOS晶体管为例，首先在需要形成源区和漏区的区域形成外延层，如硅锗外延层，然后再进行掺杂形成PMOS晶体管的源区和漏区，形成硅锗外延层是为了引入硅和硅锗(SiGe)之间晶格失配形成的压应力，进ー步提高压应力，提高晶体管的性能。公开号为CN1011700060A的中国专利申请中提供了一种在源漏区域采用硅锗(SiGe)的PMOS晶体管的形成方法，其具体包括在硅衬底上形成栅极结构；在所述栅极结构的两侧形成侧墙；以所述侧墙为掩膜，在栅极结构两侧的硅衬底内形成开ロ ；在所述开ロ进行选择性外延生长形成硅锗外延层；对所述硅锗外延层进行掺杂，以形成源区和漏区。在所述半导体エ艺制造过程中，常需要在一个衬底上同时形成PMOS晶体管和NMOS晶体管，以在PMOS晶体管中形成外延层为例，本文档来自技高网...

【技术保护点】
一种半导体器件的形成方法，其特征在于，包括：提供衬底，所述衬底包括第一区域和第二区域；在所述衬底表面形成分别位于第一区域的栅极结构及位于第二区域的栅极结构；形成第一侧墙及第二侧墙，所述第一侧墙覆盖第一区域的衬底表面、栅极结构两侧及表面，所述第二侧墙覆盖第二区域的衬底表面、栅极结构两侧及表面；图案化刻蚀所述第二侧墙及衬底，在所述第二侧墙两侧的衬底内形成开口，并在所述开口内形成外延层；在形成所述外延层前，还包括对所述第一侧墙进行尖峰退火或者毫秒退火工艺，以提高所述第一侧墙的密度。

【技术特征摘要】

【专利技术属性】
技术研发人员：何永根，刘焕新，刘佳磊，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：