阻变存储器及其制备方法技术

本发明专利技术实施例公开了一种阻变存储器及其制备方法。所述阻变存储器包括衬底以及衬底之上的多个相互间隔的存储单元，每个存储单元包括下电极、阻变层和上电极，其中，所述下电极位于所述衬底之上，所述阻变层位于所述下电极之上，所述上电极位于所述阻变层之上，所述阻变层包括：阻变材料部分和掺有用于调节电阻状态的元素的至少一个掺杂阻变部分。本发明专利技术还公开了阻变存储器的制备方法。本发明专利技术所提供的阻变存储器及其制备方法，由于阻变层并非单一的阻变材料，在阻变器set操作过程中，根据电压大小不同，会产生多个稳定的阻态，从而增加了阻变器的存储密度，同时，无需增大阻变器的体积。

【技术实现步骤摘要】

本专利技术涉及半导体器件领域，具体来说，涉及一种阻变存储器及其制造方法，更具体而言，涉及一种多值。
技术介绍
存储器是各种电子设备系统不可缺少的组成部分，广泛运用于各种移动设备中，如手机，笔记本，掌上电脑等。一般来说，存储器就是通过高电平和低电平来分别表征I和0，以此实现信息的存储。目前，市场上的存储器有一部分是基于混合其他物质(如硼，磷)的多晶硅栅做浮置栅极与控制栅极的浮栅闪存。但是闪存在最近二十年发展迅猛，闪存单元尺寸急剧缩小，闪存在等比例缩小方面面临巨大挑战，特别是进入45nm技术节点以后，闪存单元之间的距 离缩小，导致单元之间的干扰加重，对存储器的可靠性带来严重影响。同时，闪2存因为其先天的物理特性导致了很难实现多值存储。相比之下，阻变存储器以其稳定性好，可靠性强，结构简单，CMOS工艺兼容等特点，越来越被广泛应用。阻变存储器是一种通过外加不同极性、大小的电压，改变阻变材料的电阻大小从而存储数据的新型存储器件。结构上来看，每个存储单元主要由上电极，阻变材料和下电极组成。为了满足人们对存储容量的需求，科研工作者一方面利用新结构新工艺把存储单元做的越来越小，以增大存储密度；另一方面期望能实现一个存储单元能够拥有多个存储值，而不仅仅是高电平和低电平，这样一来，更多稳定的中间态也可以作为存储信息使用，从而实现了多值存储，增加了存储密度。
技术实现思路
针对上述技术中存在的多值存储不易实现的问题，本专利技术实施例提供了一种。—方面，本专利技术的实施例提供了一种阻变存储器，包括衬底以及衬底之上的多个相互间隔的存储单元，每个存储单元包括下电极、阻变层和上电极，其中，所述下电极位于所述衬底之上，所述阻变层位于所述下电极之上，所述上电极位于所述阻变层之上，所述阻变层包括阻变材料部分和掺有用于调节电阻状态的元素的至少一个掺杂阻变部分。另一方面，本专利技术的实施例还提供了一种阻变存储器的制备方法，包括步骤一在半导体衬底之上形成多个下电极；步骤二 在所述多个下电极之上生长阻变材料，并在所述阻变材料之上形成上电极；步骤三通过刻蚀工艺来将两相邻下电极之间的阻变材料及上电极去除，形成多个存储单元；步骤四针对阻变材料执行离子注入，以使得所述阻变材料掺入用于调节电阻状态的元素，阻变材料部分和掺有用于调节电阻状态的元素的至少一个掺杂阻变部分构成阻变层。与现有技术相比，本专利技术实施例所提供的阻变存储器，阻变层包括阻变材料部分和至少一个掺杂阻变部分，由于掺杂阻变部分注入有用于调节电阻状态的元素，所以阻变材料部分和掺杂阻变部分电阻状态不同，发生阻变所需要的电压大小也不相同，所以，在阻变存储器设置(set)操作中，随着电压变化，阻变存储器可以达到多个稳定的阻态，因而，阻变存储器可以达到多个不同的存储稳态，从而，使得阻变存储器不仅仅限于O和I两种存储稳态，增加了阻变存储器的存储密度。此外，本专利技术实施例所提供的阻变存储器的制备方法，无需增大阻变层的体积，因而可以在增加阻变存储器的存储密度的同时，保持阻变层体积不变。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。 图I示出了本专利技术一个实施例的多值阻变存储器结构示意图；图2、3、4、5、6示出了根据本专利技术实施例制作多值阻变存储器的流程图。具体实施例方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。参见图1，图I示出了本专利技术实施例的多值阻变存储器结构示意图。如图所示，根据本专利技术实施例的多值阻变存储器包括衬底4以及衬底之上的多个相互间隔的存储单元，每个存储单元包括下电极3、阻变层2和上电极I，其中，所述下电极位于所述衬底之上，所述阻变层位于所述下电极之上，所述上电极位于所述阻变层之上，所述阻变层包括阻变材料部分21和掺有用于调节电阻状态的元素的至少一个掺杂阻变部分22。需要指出的是，尽管在图I中仅示出一个掺杂阻变部分22，但图I仅为示例，掺杂阻变部分的数目也可以是两个或更多。其中，所述阻变材料部分可以由任意已知的或将来可能出现的适合用作阻变材料的材料形成。在本专利技术的一个优选实施例中所述阻变材料部分可以由氧化硅SiOx、氧化锗材料GeOx、氧化钽材料TaOx,氧化铪材料HfOx中的一种形成。此外，所述用于调节电阻状态的元素可以是任意已知或将来可能出现的适用掺入阻变材料中的材料。例如，在本专利技术的一个优选实施例中，掺入的用于调节电阻状态的元素可以是N元素、O元素、P元素、B元素或S元素。通过在由金属氧化物材料中掺入上述的用于调节电阻状态的元素，一方面可以保证化学成键的匹配性，另一方面也还可以通过替位式掺杂来保证晶体质量。此外，在根据本专利技术实施例的阻变存储器中，可以利用上电极来实现对下方结构的保护，因而可以将上电极形成为具有合适的厚度。在本专利技术的一个优选实施例中，上电极的厚度可以大于等于50nm。在根据图I所示实施例的多值阻变存储器中，可以通过改变电压的大小来改变阻变材料的电阻状态，从而存储数据。例如，在所述阻变材料为SiO、所述掺入的用于改变电阻状态的元素为N元素的情况下，阻变层包括SiO阻变材料部分和SiON掺杂阻变部分。若SiO材料的高低阻态分别为Rhighl和Rlowl，SiON材料高低阻态分别为Rhigh2和Rlow2 ；SiO的发生阻变的电压为Vsetl，SiON的发生阻变的电压为Vset2，其中，Vsetl>Vset2 (金属键能越大，破坏该化学结构所需的电压越大，Si元素与O元素之间的键能大于Si元素与N元素之间的键能)。初始状态时，阻变层两部分均为低阻态Rlowl和Rlo 2，则每个存储单元中阻态相当于Rlowl和Rlow2两个低阻态并联的结果；阻变存储器set操作中，外力口正电压V，当Vset2〈V〈Vsetl时，SiON掺杂阻变部分发生阻变，由低阻态Rlow2变为高阻态Rhigh2，SiO阻变材料部分保持低阻态，即为Rlowl，这样一来，每个存储单元的阻态就相当于一个低阻态Rlowl和一个高阻态Rhigh2并联的结果；随着set电压继续增大，当V>Vsetl时，SiO掺杂阻变部分发生阻变，由低阻态Rlowl变为高阻态Rhighl，则此时的存储单元阻 态相当于Rhighl和Rhigh2两个高阻态并联的结果。由此可知，与现有技术相比，本专利技术实施例的多值阻变存储器，使每个存储单元可以有效地存储三个独立的状态，有效的增加了阻变存储器的存储密度。 以上描述的内容仅为示例，本专利技术不限于此，例如，掺杂阻变部分的数目也可以是两个或更多。在本专利技术的另一个实施例中，例如，在阻变层由SiO形成、用于调节电阻状态的元素是N元素的情况下，阻变层可以包括一个阻变材料部分和两个掺杂阻变部分，其中，两个掺杂阻变部分分别位于阻变材料部分两侧，其中一侧掺杂阻变部分所注入的N元素的浓度较低(例如注入的N元素本文档来自技高网...

【技术保护点】
一种阻变存储器，其特征在于，包括衬底（4）以及衬底之上的多个相互间隔的存储单元，每个存储单元包括下电极（3）、阻变层（2）和上电极（1），其中，所述下电极位于所述衬底之上，所述阻变层位于所述下电极之上，所述上电极位于所述阻变层之上，所述阻变层包括：阻变材料部分（21）和掺有用于调节电阻状态的元素的至少一个掺杂阻变部分（22）。

【技术特征摘要】

【专利技术属性】
技术研发人员：蔡一茂，毛俊，武慧薇，黄如，
申请(专利权)人：北京大学，
类型：发明
国别省市：