System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 半导体器件及其制备方法技术_技高网
当前位置: 首页 > 专利查询>北京大学专利>正文

半导体器件及其制备方法技术

技术编号:41278608 阅读:5 留言:0更新日期:2024-05-11 09:30
本申请提供一种半导体器件及其制备方法。该制备方法包括提供衬底,衬底包括依次堆叠的第一衬底层、绝缘层和第二衬底层;基于第一衬底层,形成逻辑电路,逻辑电路位于绝缘层靠近第一衬底层的一侧;基于第二衬底层,形成硅光电路,硅光电路位于绝缘层靠近第二衬底层的一侧;形成至少贯穿衬底的连接结构,连接结构分别连接逻辑电路和硅光电路。

【技术实现步骤摘要】

本申请涉及集成电路领域,尤其涉及一种半导体器件及其制备方法


技术介绍

1、随着芯片制程的缩小,电互连引起的高延迟、高功耗以及信号串扰等问题成为影响芯片性能的重要因素,摩尔定律也面临着芯片集成的极限挑战。硅光子技术因具有高带宽、低传输损耗以及低功耗等优点,被视为是突破现有技术瓶颈、延续摩尔定律的关键技术。

2、硅光子技术是基于硅和硅基衬底材料,利用互补金属氧化物半导体(complementary metal oxide semiconductor,简称cmos)工艺进行光芯片开发和集成的新一代技术。然而,现有的光芯片存在面积大、工艺复杂等问题。


技术实现思路

1、根据本申请实施例的第一方面,提供一种半导体器件的制备方法,包括:

2、提供衬底,所述衬底包括依次堆叠的第一衬底层、绝缘层和第二衬底层;

3、基于所述第一衬底层,形成逻辑电路,所述逻辑电路位于所述绝缘层靠近所述第一衬底层的一侧;

4、基于所述第二衬底层,形成硅光电路,所述硅光电路位于所述绝缘层靠近所述第二衬底层的一侧;

5、形成至少贯穿所述衬底层的连接结构,所述连接结构分别连接所述逻辑电路和所述硅光电路。

6、在一些实施例中,所述制备方法还包括:

7、形成覆盖所述第一衬底层和所述逻辑电路的第一电介质层;

8、在所述第一电介质层中形成第一互连结构,所述第一互连结构分别连接所述逻辑电路和所述连接结构的第一端;

9、形成覆盖所述第二衬底层和所述硅光电路的第二电介质层;

10、在所述第二电介质层中形成第二互连结构,所述第二互连结构分别连接所述硅光电路和所述连接结构的第二端,所述连接结构的第二端和所述连接结构的第一端沿所述衬底的厚度方向相对。

11、在一些实施例中,所述衬底还包括牺牲衬底层和外延层,所述外延层位于所述牺牲衬底层和所述第二衬底层之间;所述制备方法还包括:

12、在形成所述第二电介质层之前,将形成有所述第一电介质层和所述第一互连结构的所述衬底与载体晶圆键合;

13、倒片并去除所述牺牲衬底层和所述外延层,直至暴露所述第二衬底层。

14、在一些实施例中,所述去除所述牺牲衬底层和所述外延层,包括:

15、对所述牺牲衬底层执行平坦化处理,直至暴露所述外延层;

16、对所述外延层执行刻蚀处理,直至暴露所述第二衬底层。

17、在一些实施例中,所述牺牲衬底层的材料包括硅,所述外延层的材料包括硅锗。

18、根据本申请实施例的第二方面,提供一种半导体器件,包括:

19、衬底,所述衬底包括依次堆叠的第一衬底层、绝缘层和第二衬底层;

20、逻辑电路,所述逻辑电路位于所述绝缘层靠近所述第一衬底层的一侧,所述逻辑电路的第一有源区位于所述第一衬底层中;

21、硅光电路,所述硅光电路位于所述绝缘层靠近所述第二衬底层的一侧,所述硅光电路的第二有源区位于所述第二衬底层中;

22、连接结构,所述连接结构至少贯穿所述衬底层且分别连接所述逻辑电路和所述硅光电路。

23、在一些实施例中,所述硅光电路的正投影和所述逻辑电路的正投影至少部分重叠。

24、在一些实施例中,所述半导体器件还包括:

25、第一电介质层,所述第一电介质层覆盖所述第一衬底层和所述逻辑电路;

26、第二电介质层,所述第二电介质层覆盖所述第二衬底层和所述硅光电路;

27、第一互连结构,所述第一互连结构位于所述第一电介质层中;其中,所述第一互连结构分别连接所述逻辑电路和所述连接结构的第一端;

28、第二互连结构,所述第二互连结构位于所述第二电介质层中;其中,所述第二互连结构分别连接所述硅光电路和所述连接结构的第二端,所述连接结构的第二端和所述连接结构的第一端沿所述衬底的厚度方向相对。

29、在一些实施例中,所述连接结构贯穿所述衬底层且分别延伸至所述第一电介质层和所述第二电介质层中。

30、在一些实施例中,所述硅光电路包括激光器、光调制器、光放大器、光电探测器中的至少一种。

31、本申请实施例提供的制备方法中,通过提供包括依次堆叠的第一衬底层、绝缘层和第二衬底层的衬底,并基于衬底的第一衬底层和第二衬底层,分别在绝缘层的相对两侧形成逻辑电路和硅光电路,逻辑电路和硅光电路之间通过连接结构连接。第一方面,可实现逻辑电路和硅光电路的三维集成,有利于缩小半导体器件的面积;第二方面,逻辑电路和硅光电路的制程兼容,有利于简化工艺流程、降低制作成本;第三方面,逻辑电路和硅光电路的三维集成,有利于提升光电器件的集成密度和电学性能,实现功能多样化。

32、应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本申请。

本文档来自技高网...

【技术保护点】

1.一种半导体器件的制备方法,其特征在于,包括:

2.根据权利要求1所述的制备方法,其特征在于,所述制备方法还包括:

3.根据权利要求2所述的制备方法,其特征在于,所述衬底还包括牺牲衬底层和外延层,所述外延层位于所述牺牲衬底层和所述第二衬底层之间;所述制备方法还包括:

4.根据权利要求3所述的制备方法,其特征在于,所述去除所述牺牲衬底层和所述外延层,包括:

5.根据权利要求3所述的制备方法,其特征在于,所述牺牲衬底层的材料包括硅,所述外延层的材料包括硅锗。

6.一种半导体器件,其特征在于,包括:

7.根据权利要求6所述的半导体器件,其特征在于,所述硅光电路的正投影和所述逻辑电路的正投影至少部分重叠。

8.根据权利要求6所述的半导体器件,其特征在于,所述半导体器件还包括:

9.根据权利要求8所述的半导体器件,其特征在于,所述连接结构贯穿所述衬底层且分别延伸至所述第一电介质层和所述第二电介质层中。

10.根据权利要求6所述的半导体器件,其特征在于,所述硅光电路包括激光器、光调制器、光放大器、光电探测器中的至少一种。

...

【技术特征摘要】

1.一种半导体器件的制备方法,其特征在于,包括:

2.根据权利要求1所述的制备方法,其特征在于,所述制备方法还包括:

3.根据权利要求2所述的制备方法,其特征在于,所述衬底还包括牺牲衬底层和外延层,所述外延层位于所述牺牲衬底层和所述第二衬底层之间;所述制备方法还包括:

4.根据权利要求3所述的制备方法,其特征在于,所述去除所述牺牲衬底层和所述外延层,包括:

5.根据权利要求3所述的制备方法,其特征在于,所述牺牲衬底层的材料包括硅,所述外延层的材料包括硅锗。

...

【专利技术属性】
技术研发人员:吴恒刘煜葛延栋王润声黎明黄如
申请(专利权)人:北京大学
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1