形成底部电极和相变电阻的方法技术

一种形成底部电极和相变电阻的方法，包括：提供基底；在基底上形成具有底部电极的第一介质层，底部电极的表面与第一介质层的表面相平；在底部电极上依次形成中间层和帽层，覆盖底部电极；以帽层为掩膜对中间层进行离子注入，在中间层形成具有掺杂离子的外侧部、外侧部之间的中间层为中间部；去除帽层和外侧部；以中间部为掩膜刻蚀底部电极，去除未被中间部遮盖的部分高度的底部电极，在剩余的底部电极和第一介质层之间形成凹槽；去除中间部；在凹槽内形成第二介质层，第二介质层的表面与第一介质层的表面相平；在剩余的底部电极上形成相变电阻。本技术方案工艺简单、容易控制。

【技术实现步骤摘要】

本专利技术涉及半导体
，尤其涉及。
技术介绍
随着信息技术的发 展，存储器件的需要越来越大，因此促进了存储器件朝着高性能、低压、低功耗、高速及高密度方向发展。相变存储器(PCRAM，phase change RandomAccess Memory)是在CMOS集成电路基础上发展起来的新一代非易失性存储器,其使用元素周期表中V族或VI族的ー种或ー种以上元素的合金作为相变电阻，用相变电阻作为存储单元，相变电阻在以电脉冲的形式集中加热的情况下，能够从有序的晶态(电阻低)快速转变为无序的非晶态(电阻高得多)。典型的相变存储器使用硫族化物合金(比如GST，GeSbTe)作为相变电阻，存储单元是ー种极小的硫族合金颗粒，相变电阻的非晶(a_GST，a-GeSbTe)和结晶(c_GST，C-GeSbTe)状态具有不同的电阻率，结晶状态具有大约为千欧姆(kQ)的典型电阻，而非晶状态具有大约为兆欧姆(MQ)的典型电阻，因此通常利用硫族化物合金材料(比如GST，GeSbTe)制作相变电阻。通过测量PCRAM存储单元的电阻值(即相变电阻的电阻值)来读取PCRAM单元。对于相变存储器来说，底部电极和相变电阻之间的接触面积越小，相变存储器的性能越好。图I至图6为现有技术的剖面结构示意图，參考图I至图6，现有技术中包括參考图1，提供基底10，基底10上形成有具有底部电极12的第一介质层11 ;參考图2,在第一介质层11和底部电极12形成的表面上依次形成氧化硅层13、氮化硅层14、氧化硅层15，利用光刻/刻蚀图形化所述氧化硅15在其中形成开ロ 151，该开ロ 151的底部暴露出氮化硅层14 ;參考图3，沉积氮化娃层16,覆盖所述氧化娃层15的表面、开ロ 151的底部和侧壁；參考图4,刻蚀去除氧化娃层15表面、开ロ 151底部的氮化娃层16,剩余开ロ 151侧壁的氮化娃层161 (称为侧墙)，由于开ロ 151的侧壁增加了该氮化硅层161，使得开ロ 151的口径减小；參考图5，以具有开ロ 151的氧化娃层15为掩膜刻蚀开ロ 151下面的氮化娃层14和氧化娃层13,形成通孔17 ;參考图6，在通孔17内填充相变材料形成相变电阻18。由于开ロ 151的侧壁增加了该氮化硅层161，使得开ロ 151的口径减小，因此形成的通孔17的口径也减小，这样相变电阻18与底部电极12的接触面积也就相应的减小。然而随着半导体技术的发展，器件的特征尺寸越来越小，通过在开ロ 151的侧壁形成侧墙的方法减小开ロ 151的口径的エ艺非常难控制，也就是说利用以上所述的方法形成具有小的接触面积的底部电极和相变电阻的エ艺很难控制。
技术实现思路
本专利技术实施例解决的问题是现有技术形成具有小的接触面积的底部电极和相变电阻的エ艺很难控制。为解决上述问题，本专利技术实施例提供ー种，包括:提供基底；在所述基底上形成具有底部电极的第一介质层，所述底部电极的表面与所述第一介质层的表面相平；在所述底部电极上依次形成中间层和帽层，覆盖所述底部电极；以所述帽层为掩膜对所述中间层进行离子注入，在所述中间层形成具有掺杂离子的外侧部、所述外侧部之间的中间层为中间部；去除所述帽层和所述外侧部；以所述中间部为掩膜刻蚀所述底部电极，去除未被所述中间部遮盖的部分高度的 底部电极，在剩余的底部电极和所述第一介质层之间形成凹槽；去除所述中间部；在所述凹槽内形成第二介质层，所述第二介质层的表面与所述第一介质层的表面相平；在所述剩余的底部电极上形成相变电阻。可选地，所述中间层的材料为氮化硅，所述帽层的材料为多晶硅。可选地，在所述底部电极上依次形成中间层和帽层，覆盖所述底部电极包括形成中间层，覆盖所述第一介质层和所述底部电极形成的表面；形成帽层，覆盖所述中间层；依次刻蚀所述帽层和中间层，去除所述第一介质层上的帽层和中间层。可选地，所述去除所述帽层和所述外侧部的方法为利用湿法刻蚀去除所述帽层和所述外侧部。可选地，所述以所述中间部为掩膜刻蚀所述底部电极的方法为以所述中间部为掩膜干法刻蚀所述底部电极。可选地，去除所述中间部的方法为湿法刻蚀。可选地，所述在所述凹槽内形成第二介质层，所述第二介质层的表面与所述第一介质层的表面相平包括形成第二介质层，填满所述凹槽且覆盖所述第一介质层、剩余的底部电极；去除高出所述第一介质层表面的第二介质层，剩余所述凹槽内的第二介质层，使所述第二介质层的表面与所述第一介质层的表面相平。可选地，所述第一介质层的材料为氧化硅。可选地，所述底部电极的材料为钨或铜或多晶硅。可选地，所述第二介质层的材料为氧化硅。与现有技术相比，本专利技术具有以下优点本技术方案通过在底部电极上依次形成中间层和帽层，覆盖所述底部电极；以帽层为掩膜对中间层进行离子注入，在中间层形成具有掺杂离子的外侧部、所述外侧部之间的中间层为中间部；然后，去除帽层和外侧部，仅剩余中间部；接着，以中间部为掩膜刻蚀所述底部电极，去除未被所述中间部遮盖的部分高度的底部电极，这样底部电极的顶面的面积也就缩小了，之后在剩余的底部电极上形成相变电阻时，相变电阻与底部电极之间的接触面积减小。可以通过调节对中间层进行离子注入的离子的能量控制中间层的外侧部的尺寸，从而控制中间层的中间部的顶面的面积，因此エ艺简单、容易控制。附图说明图I至图6为现有技术的剖面结构示意图；图7为本专利技术具体实施例的的流程示意图；图8a、图8b至图16a、图16b为本专利技术具体实施例的的剖面结构示意图、俯视示意图。具体实施例方式本专利技术具体实施方式的，通过在底部电极上依次 形成中间层和帽层，覆盖所述底部电极；以帽层为掩膜对中间层进行离子注入，在中间层形成具有掺杂离子的外侧部、所述外侧部之间的中间层为中间部；然后，去除帽层和外侧部，仅剩余中间部；接着，以中间部为掩膜刻蚀所述底部电极，去除未被所述中间部遮盖的部分高度的底部电极，这样底部电极的顶面的面积也就縮小了，之后在剰余的底部电极上形成相变电阻时，相变电阻与底部电极之间的接触面积减小。可以通过调节对中间层进行离子注入的离子的能量控制中间层的外侧部的尺寸，从而控制中间层的中间部的顶面的面积，因此エ艺简单、容易控制。为了使本领域技术人员可以更好的理解本专利技术，下面结合附图详细说明本专利技术具体实施方式的。图7为本专利技术具体实施例的的流程示意图，參考图7，本专利技术具体实施方式的包括步骤S11，提供基底；步骤S12，在所述基底上形成有具有底部电极的第一介质层，所述底部电极的表面与所述第一介质层的表面相平；步骤S13，在所述底部电极上依次形成中间层和帽层，覆盖所述底部电极；步骤S14，以所述帽层为掩膜对所述中间层进行离子注入，在所述中间层形成具有掺杂离子的外侧部、所述外侧部之间的中间层为中间部；步骤S15，去除所述帽层和所述外侧部；步骤S16，以所述中间部为掩膜刻蚀所述底部电极，去除未被所述中间部遮盖的部分高度的底部电极，在剰余的底部电极和所述第一介质层之间形成凹槽；步骤S17，去除所述中间部；步骤S18，在所述凹槽内形成第二介质层，所述第二介质层的表面与所述第一介质层的表面相平；步骤S19，在所述剩余的底部电极上形成相变电阻。图8a、图8b至图16a、图16b为本专利技术具体实施例的的剖面结构示意图、俯视示意图，各组图的图a为对应的图b沿a-a方向的剖面结本文档来自技高网...

【技术保护点】
一种形成底部电极和相变电阻的方法，其特征在于，包括：提供基底；在所述基底上形成具有底部电极的第一介质层，所述底部电极的表面与所述第一介质层的表面相平；在所述底部电极上依次形成中间层和帽层，覆盖所述底部电极；以所述帽层为掩膜对所述中间层进行离子注入，在所述中间层形成具有掺杂离子的外侧部，所述外侧部之间的中间层为中间部；去除所述帽层和所述外侧部；以所述中间部为掩膜刻蚀所述底部电极，去除未被所述中间部遮盖的部分高度的底部电极，在剩余的底部电极和所述第一介质层之间形成凹槽；去除所述中间部；在所述凹槽内形成第二介质层，所述第二介质层的表面与所述第一介质层的表面相平；在所述剩余的底部电极上形成相变电阻。

【技术特征摘要】

【专利技术属性】
技术研发人员：张翼英，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：