使用铁电随机存取存储器且具有优化指令集的堆栈处理器制造技术

一种使用铁电随机存取存储器且具有优化指令集的堆栈处理器，其使用用于代码和部分堆栈存储空间的铁电随机存取存储器(F-RAM)并具有优化的指令集以最小化处理器堆栈访问并因此最小化程序执行时间。这在例如为RFID工具的低功率应用和电源仅可用有限的时间的应用中是特别有利的。本发明专利技术公开的是相对小但完整的指令集，使得能够支持大量的可能的应用且程序执行时间不太长。

【技术实现步骤摘要】

本专利技术总体涉及包含非易失性存储器的可定制的集成电路装置领域。本专利技术尤其 涉及为代码和堆栈存储空间的一部分使用铁电随机存取存储器(F-RAM)且具有优化指令集的堆栈处理器和实现方法以最小化处理器堆栈存取。
技术介绍
现有的非易失性存储器技术尤其包括电可擦可编程只读存储器(EEPROM)和闪存。尽管该技术不断改进，但闪存的耐用率仍在F-RAM的耐用率之下的多个数量级。因此，对于使用需要高耐用度的闪存的应用，一些产品实际上将包括大的具有相关用户/程序的闪存阵列，确保将数据存储在特定存储单元(例如存储器组)中。一旦存储器组接近其耐用度极限，用户/程序会将所有数据移动到新的存储器组，将之前的存储器组标记为报废且指示不应再使用该存储器组。这样的浮置栅极装置的标准耐用度大约在10万 100万个写入周期之间。还已知，相比F-RAM的写入，EEPROM和闪存的写入相对较慢。几乎瞬间完成F-RAM的写入周期，EEPROM和闪存的写入时间花费更长。进一步，F-RAM存储单元的写入发生在相对较低的电压上，且需要很小的电流来改变单元中的数据。堆栈处理器的当前实现架构为在2003年2月2日的Paysan，B.的“A ForthProcessor in an FPGA，，； 2006 年 7 月 9 日的 Paysan, B.的 “bl6-small_Less is More，，；和2005年4月29日的Paysan, B.的“bl6 Modern Processor Core”中所描述的以及在http: //www. iwdt. com/ paysan/bl6. html上所公开的b!6处理器。基于堆栈的bl6处理器具有保存在易失性寄存器中的堆栈的顶部和在两个互补金属氧化物半导体(CMOS)存储器中的堆栈的底部。这样的架构将导致可以同时访问数据和返回堆栈以及代码空间。此夕卜，因为在断电时必须将相对大量的寄存器的内容存储到非易失性存储器中，所以支持堆栈保存在易失性存储器中的堆栈处理器架构会导致堆栈经受很长的且需要能量的断电时间。为了改善这种情况，将一些寄存器放在非易失性闪存中一定会导致闪存中固有的耐用问题。进一步，由于在正常操作中可以同时访问所有存储器，因此为代码和堆栈利用不同类型存储器的堆栈处理器架构会经受高的功率消耗峰值。在bl6堆栈处理器中，将每16位字映射为3条5位指令和额外的只可以为“空操作”(NOP)或CALL的I位指令。实际上这意味着在大多数情况中，第四指令通常为Ν0Ρ，因此，指令集浪费每字中的I位和每3条指令的I个时钟周期(需要执行Ν0Ρ)。进一步，bl6堆栈处理器不共享代码和数据空间，所以当同时访问所有代码空间及数据和返回堆栈时，bl6堆栈处理器架构需要更多的能量。
技术实现思路
可定制的集成电路装置一般需要提供某种片上处理单元以使装置能够根据用户所定义的程序执行不同的功能。可定制的装置的一示例市场在计量功能领域，相比例如闪存的非易失性存储器技术所适度提供的耐用周期，该可定制的装置需要更高的耐用周期。另一可能的市场为需要低功率存储单元的射频识别(RFID)。 目前许多公司也打算开发在可偶尔失去电源电压的环境中工作的产品。在这些应用中，在发生断电前需要将当前数据快速存储到非易失性存储器中。为此，需要包含处理器和相关的F-RAM存储器的集成电路架构。因为在电源电压中断的情况中，断电时间应尽可能快，所以在非易失性存储器中具有尽可能多的数据是有利的。由于基于堆栈的处理器所操作的大多数寄存器在堆栈中，因此在这样的应用中，基于堆栈的处理器是特别有用的。 因此，使用基于堆栈的处理器时，如果一些或所有堆栈在F-RAM存储器中，则在任意给定时间上，大部分数据已在非易失性存储器中。即使一些数据还未存储到F-RAM存储器中，该存储器技术的非常快速的写入时间也允许数据的快速备份。此外，通过改变处理器程序，可以很容易地定制这样的架构，以允许宽范围的潜在应用，例如计量功能、RFID等。另夕卜，F-RAM存储器的操作中的固有特征是其低漏电和动态能量要求。因为在本专利技术的具体实施方式中，只有一条可使用的代码/数据总线且该总线只与一个存储器通信，所以本申请所公开的架构也导致较少的线路拥堵。在本文所公开的本专利技术的架构的一具体实施方式中，基于堆栈的处理器将自身的所有堆栈都存储在F-RAM存储器中。由于栈指针自身为存储器地址，因此这呈现简单的栈指针管理的优势。还最小化存储所有重要寄存器到存储器的时间，因为已将所有寄存器保存到非易失性F-RAM本身中。如前所述，F-RAM中所固有的快速写入时间和低功率访问提供许多优势，同时使用单一的、独特的片上类型的存储器可以负担更简单的硬件管理、更少的知识产权(IP)费用，且还可导致更小的片上死区。根据本文所公开的本专利技术的架构的另一具体实施方式，基于堆栈的处理器将自身的一些而非所有堆栈存储在非易失性F-RAM存储器中，其余的堆栈在易失性存储器中。通过将一些相关的堆栈存储在互补金属氧化物半导体(CMOS)和其它易失性存储器中，避免仅针对F-RAM的读取/写入操作。虽然相比其它非易失性存储器技术，F-RAM存储器需要相对较低的能量，但是易失性存储器的访问反而可以至少提供一些能量优势。另外，F-RAM存储器的读取/写入访问只稍微减慢程序运行，且使堆栈存储器的访问并行于代码运行将导致一定的速度优势。这尤其涉及RFID的应用，在RFID的应用中，能量仅当卡进入相关控制器的射频(RF)区域时在相对较短的、有限的时间内可用。实施具有这种类型的架构的堆栈处理器导致在提供较快断电时间、较小片上死区和相对较慢较多功耗程序执行的所有F-RAM存储器的实施与稍长断电时间、较大片上死区和较快较少功耗的具有较快程序执行时间的操作之间的折中。将处理器堆栈仅部分地保存在F-RAM存储器中也具有优势，如果程序编译器有效使用这种特定架构，则程序编译器可产生固件代码，所述固件代码倾向于将更密集的计算集中到堆栈在易失性存储器中的那部分且最小化堆栈的F-RAM部分的弹出/压入操作。通过并行访问易失性寄存器，这样的应用将导致更快的程序运行，这也比F-RAM存储器省电。此外，因为只有堆栈的顶部在易失性存储器中，所以堆栈的大部分保存在F-RAM中，这意味着该应用仍可得益于高的F-RAM耐用性和较短的断电时间。根据本文所公开的本专利技术的架构的又一实施方式，为一种利用优化指令集的具体处理器的实现，以最小化存储器读取，从而最小化程序运行时间。这提供许多明显的优势，包括各种低功耗的应用和那些电源电压仅在有限时间内可用的应用，例如RFID实现。使用具有这样的优化指令集的处理器还允许通过多个装置举例说明本专利技术的架构以支持宽范围的可能的操作，并允许通过支持中断使外围设备的数量不同，在下文中将更全面地描述。 本专利技术的这个具体实施方式提供堆栈处理器架构的指令集，该指令集相对较小使得相关逻辑本身不太大，从而降低电流泄漏和动态功率的要求。所公开的内容还为完整的指令集，使得可以利用不太长的程序运行时间支持大量的可能应用。另外，所公开的指令集既不太复杂也不太容易。即没有太多F-RAM存储器提取，也没有太多逻辑泄漏。如所公开，本专利技术的指令集支持基本的福思(Forth)命令和其它通用操作本文档来自技高网...

【技术保护点】
一种在集成电路装置中操作堆栈处理器的方法，包括：将非易失性存储器联接至所述堆栈处理器用以存储程序代码和堆栈存储空间的至少一部分；以及还将易失性存储器联接至所述堆栈处理器用以存储所述堆栈存储空间的另外部分，其中所述堆栈存储空间包括数据堆栈和返回堆栈，其中所述数据堆栈和返回堆栈的底部被保持在所述非易失性存储器中，以及所述数据堆栈和返回堆栈的顶部被保持在所述易失性存储器中。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：弗兰克·菲莱尔，
申请(专利权)人：瑞创国际公司，
类型：发明
国别省市：