使用间接存储器指针的RFID访问方法技术

本发明专利技术提供了使用间接存储器指针的RFID访问方法，包括：在存储器中固定的可读/写存储器位置处定位存储器指针；确定谱系缓冲器的范围；将存储器指针初始化为该范围中的最小值；提供第二存储器位置，其作为用于间接写入的触发地址；以及通过将写入数据引导至触发地址来在谱系缓冲器中的下一位置写入，该写入数据随后自动地写入存储器指针所指向的位置处。

【技术实现步骤摘要】

本专利技术总的来说涉及射频识别(RFID)系统领域。具体而言，本专利技术部分地涉及合并了 FRAM存储器的RFID应答器。本专利技术还涉及在RFID应用之内或之外都具有实用性的一种改进的串行接口。
技术介绍
如本领域已知的那样，基本的RFID系统包括三个部件天线或线圈；具有解码器的收发器(即，RFID阅读器)；以及用唯一信息编程的应答器(S卩，RFID标签)。将RFID标签分类为有源的或无源的。有源RFID标签由内部电池供电，并通常可对其进行读取/写入，即，标签数据可被重新写入和/或修改。无源RFID标签在没有单独的外部电源的情况下工作，并获取从阅读器产生的操作功率。图1示出了典型的无源RFID标签的示例。标签100包括耦接至模拟前端电路104 的天线102，模拟前端电路104通过接收(RX)和发送(TX)路径与数字和存储器电路106进行通信。大多数无源RFID标签如今都使用某种诸如闪存之类的电可擦除可编程只读存储器(EEI3ROM)。尽管EEPROM存储器已经供无源RFID标签应用所使用至今，对于出入RFID的更大数据吞吐量的需求还在增加。例如，在工厂环境中和在高速公路收费中可以看到这种需求。基于EEPROM的无源RFID标签较慢并且不适合较高吞吐量的应用。可替换地，存在诸如FRAM(铁电随机存取存储器)存储器之类的更快的存储器技术，其理想地适合于这些新的较高速度的RFID应用。然而，与RFID的传送数据输入和输出有关的整个协议通常来说是与EEPROM有关的。为了利用可替换的存储器技术(诸如FRAM存储器)，期望对现存的数据协议进行扩展，为操作合并了 FRAM存储器的无源RFID标签进行优化。EPC全球第二代(EPC Global Generation 2)标准包括公布的对存储器进行块写入(Block Write)的方法。考虑诸如FRAM存储器之类的较快存储器技术的能力时，该方法是无效的。
技术实现思路
因此，本专利技术致力于使用间接存储器指针的RFID存储器访问方法，该方法基本上消除了由相关技术的局限和缺点所引起的一个或多个问题。根据本专利技术，一种在RFID应用中操作存储器的方法，包括在存储器中固定的可读/写存储器位置处定位存储器指针；确定谱系(pedigree)缓冲器的范围；将存储器指针初始化为该范围中的最小值；提供第二存储器位置，其作为用于间接写入的触发地址；以及通过将写入数据引导至触发地址来在谱系缓冲器中的下一位置写入，该写入数据随后自动地写入存储器指针所指向的位置处。应当理解，前述一般性说明和后面的详细说明都是示例性和说明性的，并且都是为了提供对所要求保护的本专利技术的进一步说明。附图说明包括附图以提供对于本专利技术的进一步理解，并且附图并入本说明书且组成说明书的一部分，附图示出了本专利技术的实施例并且与说明书一起用于解释本专利技术的原理。在附图中图1是现有技术的基于EEPROM的无源RFID标签的框图；图2是根据本专利技术的基于FRAM存储器的无源RFID标签的框图；图3是基于嵌入式FRAM存储器的RFID应用的框图；图4是图2和图3所示的基于FRAM的RFID电路的数字部分的更详细的框图；图5是图2和图3所示的基于FRAM的RFID电路的串行接口的更详细的框图；图6至图10是与图5所示的串行接口电路相关的时序图；图11是与图2和图3所示的基于FRAM的RFID电路的数字部分相关的存储器指针电路的框图；图12是与图11的存储器指针电路相关的存储器内容的一部分；图13是用于对存储器进行读取和写入数据的现有技术的流程图；图14是用于对存储器进行读取和写入数据的另一项现有技术的流程图；图15是根据本专利技术的使用图11的存储器指针电路来对存储器进行读取和写入数据的技术的流程图；图16是根据现有技术的EPC全球块写入命令数据结构；图17A和图17B合起来表示现有技术方法的用于执行块写入命令的流程图；图18A和图18B合起来表示根据本专利技术的用于执行块写入命令的方法的流程图；图19是根据本专利技术的表示与图2和图3的电路有关的数字电路的一部分的可替换框图，其包括中断管理块；以及图20A和图20B合起来表示根据本专利技术的用于执行与图19的中断管理块相关的中断方法的流程图。具体实施例方式现在参考图2，根据本专利技术的无源RFID标签200包括天线202、模拟前端204和数字部分206，数字部分206包括数字控制电路和FRAM存储器，并且使用RX和TX路径与模拟前端204进行通信。另外，RFID标签200包括耦接至引脚210的串行接口总线208。图 2示出了四位宽的总线208。通常在一个或多个集成电路上集成RFID电路的模拟部分204 和数字部分206。在图2所示的一般/普通的无源标签实现中，通常不存在串行接口并且不使用引脚210。现在参考图3，根据本专利技术的嵌入式RFID应用300包括RFID集成电路314，RFID 集成电路314包含了模拟前端304以及数字和FRAM存储器部分306。实际上，在RFID集成电路314中可以包括也可以不包括天线302。在图3中注意到，显示出与数字部分316的串行接口相关的四个引脚310。这四个引脚310是片选引脚、时钟引脚、数据1引脚和数据2 引脚，随后对其详细描述。串行接口通常耦接至微处理器312，微处理器312与关联于RFID 应用300的各种控制输入进行通信。典型的应用300可以是计量应用或用于工厂的控制应用。典型的嵌入式应用中的RFID集成电路314随时会被手持阅读器(未在图3中示出) 询问。现在参考图4，更加详细地示出了图2和图3的电路的数字部分。数字部分406包括参照图2和图3的RX和TX路径。RX和TX路径与状态机420进行通信，状态机420与 FRAM存储器块422双向通信。仲裁逻辑块似4与FRAM存储器422相关，并且被用于对串行接口 4 进行双向控制。进而，串行接口 4 通过四位总线耦接至外部引脚410。现在参考图5，示出了图4的串行接口似6的进一步细节。如本领域已知的那样， 传统的SPI接口具有四个引脚选择、时钟、数据输入和数据输出。为了传递(输入或输出) 一个字节的数据，除了单个数据线上的数据相关的转变以外，还需要八个时钟周期。图5所示的串行接口 500看起来类似于SPI接口，但是有两点重要改进。第一，两个数据端口都用作双向对。第二，时钟的两个边沿都用于移位或传递数据。通过这两点改进，只使用一对时钟周期来传递一个字节的数据。这样，用于数据转变的功率是恒定的，但是用于时钟转变的功率被减少为四分之一。可选地，可以仅使用时钟的单个边沿，而不是两个边沿。虽然与根据本专利技术的双边沿解决方案相比这需要更大的功率，但与传统SPI接口进行比较时，单边沿解决方案仍旧节省了功率。因此，图5所示的串行接口 500是(也仅是)用于改进基于 FRAM存储器的无源RFID标签或电路中的吞吐量的特征之一，尽管在非RFID应用中串行接口 500也具有实用性。具体地，在保留相同的引脚数的情况下，与传统SPI接口相比，串行接口 500使得传送数据字所需的时钟转变的数量最小化。在图5中，串行接口 500包括选择引脚、时钟引脚、双向数据_1引脚、以及双向数据_0引脚。选择引脚耦接到在传统逻辑电路中实现的操作码解释器和状态机504本文档来自技高网...

【技术保护点】
１．一种操作存储器的方法，包括：在存储器中固定的可读／写存储器位置处定位存储器指针；确定谱系缓冲器的范围；将所述存储器指针初始化为该范围中的最小值；提供第二存储器位置，其作为用于间接写入的触发地址；以及通过将写入数据引导至所述触发地址来在所述谱系缓冲器中的下一位置写入，该写入数据随后自动地写入由所述存储器指针所指向的位置处。

【技术特征摘要】
2010.07.09 US 12/833,8451.一种操作存储器的方法，包括在存储器中固定的可读/写存储器位置处定位存储器指针； 确定谱系缓冲器的范围； 将所述存储器指针初始化为该范围中的最小值； 提供第二存储器位置，其作为用于间接写入的触发地址；以及通过将写入数据引导至所述触发地址来在所述谱系缓冲器中的下一位置写入，该写入数据随后自动地写入由所述存储器指针所指向的位置处。2.权利要求1的方法，还包括，当写入完成时，将所述存储器指针增量至下一个可用位置。3.权利要求1的方法，还包括，允许所述谱系缓冲器自动地绕回至所述范围中的初始的最小值。4.权利要求1的方法，还包括，对所述指针以下的位置中的数据进行锁定，使得这些数据不能被其他操作覆写，其他操作包括对该存储器的直接写入。5.权利要求1的方法，其在FRAM存储器上执行。6.权利要求1的方法，其中所述存储器位于RFID标签上。7.权利要求1的方法，其与控制器相结合地执行。8.一种存储器电路，包括 状态机；存储器；以及指针电路，其耦接在所述状态机和所述存储器之间，以通过将写入数据引导至触发地址来将该写入数据写入谱系缓冲器中的下一位置，该写入数据随后自动地写入由存储器指针所指向...

【专利技术属性】
技术研发人员：马克·R·惠特克，丹尼·李·西克里斯特，
申请(专利权)人：瑞创国际公司，
类型：发明
国别省市：US