【技术实现步骤摘要】
本专利技术总体涉及包含非易失性存储器的可定制的集成电路装置领域。本专利技术尤其涉及为代码和数据空间使用铁电随机存取存储器(F-RAM)的堆栈处理器。
技术介绍
现有的非易失性存储器技术尤其包括电可擦可编程只读存储器(EEPROM)和闪存。尽管该技术不断改进,但闪存的耐用率仍在F-RAM的耐用率之下的多个数量级。因此,对于使用需要高耐用度的闪存的应用,一些产品实际上将包括大的具有相关用户/程序的闪存阵列,确保将数据存储在特定存储单元(例如存储器组)中。一旦存储器组接近其耐用度极限,用户/程序会将所有数据移动到新的存储器组,将之前的存储器组标记为报废且指示不应再使用该存储器组。这样的浮置栅极装置的标准耐用度大约在10万 100万个写入周期之间。还已知,相比F-RAM的写入,EEPROM和闪存的写入相对较慢。几乎瞬间完成F-RAM的写入周期,EEPROM和闪存的写入时间花费更长。进一步,F-RAM存储单元的写入发生在相对较低的电压上,且需要很小的电流来改变单元中的数据。堆栈处理器的当前实现架构为在2003年2月2日的Paysan,B.的“A ForthProcesso ...
【技术保护点】
一种集成电路装置,包括:堆栈处理器,该堆栈处理器包括处理器核心和中断控制器;以及铁电随机存取存储器,该铁电随机存取存储器联接所述处理器核心以存储相关的程序代码和数据。
【技术特征摘要】
2011.05.16 US 61/486,666;2012.05.09 US 13/467,8311.一种集成电路装置,包括 堆栈处理器,该堆栈处理器包括处理器核心和中断控制器;以及 铁电随机存取存储器,该铁电随机存取存储器联接所述处理器核心以存储相关的程序代码和数据。2.如权利要求I所述的集成电路装置,还包括 时钟电路,该时钟电路联接所述处理器核心和所述中断控制器以提供时钟信号给所述处理器核心和所述中断控制器。3.如权利要求I所述的集成电路装置,还包括 复位电路,该复位电路联接所述处理器核心和所述中断控制器以提供复位信号给所述处理器核心和所述中断控制器。4.如权利要求I所述的集成电路装置,还包括 至少一个模块,该...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。