数据处理设备和图像形成设备制造技术

本发明专利技术提供了一种数据处理设备，其包括运算单元、可读写易失性寄存器、可读写非易失性存储器、第一和第二写入单元以及写回单元。所述运算单元执行算术运算和逻辑运算。所述可读写易失性寄存器存储在由所述运算单元执行的运算中使用的数据。所述可读写非易失性存储器与所述易失性寄存器并行地存储数据。存储在非易失性存储器中的数据为存储在易失性寄存器中的数据。第一写入单元将数据写入易失性寄存器中。每当数据被写入易失性寄存器中时，第二写入单元与第一写入单元并行地将数据写入非易失性存储器中。当电源被接通时，写回单元将存储在非易失性存储器中的数据写回到易失性寄存器中。

【技术实现步骤摘要】

本专利技术涉及数据处理设备和图像形成设备。
技术介绍
在数据处理设备中，当输入电力(通电)时，硬件被初始化，随后，操作系统(OS)和应用程序(程序)被加载(写入)到主存储器中。在程序计数器(PC)中对存储有待执行程序的开始地址的主存储器上的地址进行设定。结果，数据处理设备成为可运行状态。JP-2005-010897-A披露了这样ー种计算机系统通过存储在非易失性存储器单元中的主存储器映像对系统进行启动。非易失性存储器单元构成主存储器装置的一部分。当对于主存储器映像的预定宽度的每个区域应用系统之后首次发生写入访问时，该区域的数据被复制到构成主存储器装置的另一部分的可读写主存储器单元以便在复制件上写入，随后对于完成复制的主存储器映像区域的访问被切换成对复制件的访问。 JP-2010-026674-A披露了这样ー种半导体集成电路该半导体集成电路使用不限制重写次数的非易失性存储器作为操作数据存储区域。半导体集成电路包括CPU，CPU针对多个数据执行预定运算，所述多个数据被存储在由堆栈指针指定的地址中并且存储在非易失性存储器中继指定地址之后的预定数量的多个地址中。CPU将预定运算的运算结果存储在由堆栈指针所指定的地址中。并且，当CPU的电源被关断时，在CPU的电源被关断时的周期中堆栈指针的值首先被存储在非易失性存储器中的预定地址中，随后CPU的电源被关断。然而，当断电状态被切換到通电状态时，数据处理设备需要立即返回到在被切換到断电状态之前所处的状态并且以在被切换到断电状态之前所处的状态继续处理信息。
技术实现思路
本专利技术提供这样ー种数据处理设备当电源被切換到通电状态时，通过返回到恰好在被切换到断电状态之前所处的状态，使所述数据处理设备能够以恰好在被切换到断电状态之前所处的状态继续处理信息。(I)根据本专利技术的方案，ー种数据处理设备包括运算单元、可读写易失性寄存器、可读写非易失性存储器、第一写入単元、第二写入単元和写回単元。所述运算单元执行算木运算和逻辑运算。所述可读写易失性寄存器存储在由运算单元执行的运算中使用的数据。所述可读写非易失性存储器与所述易失性寄存器并行地存储数据。存储在所述非易失性存储器中的数据为存储在易失性寄存器中的数据。所述第一写入単元将数据写入易失性寄存器中。每当数据被写入易失性寄存器中时，所述第二写入単元与所述第一写入单元并行地将数据写入非易失性存储器中。当数据处理设备的电源接通时，写回単元将存储在非易失性存储器中的数据写回到易失性寄存器中。(2)数据处理设备还包括数据传输总线。数据传输总线位于非易失性存储器和易失性寄存器之间。写回単元通过所述数据传输总线将存储在非易失性存储器中的数据写回到易失性寄存器中。(3)在数据处理设备中，除了存储在运算单元所执行的运算中使用的数据之外，非易失性存储器存储用于使数据处理设备复位的复位向量。数据处理设备还包括指定単元，所述指定単元指定将数据和复位向量中的哪ー个写回到易失性寄存器中。写回单元将由所述指定単元所指定的数据和复位向量中的任一个写回到易失性寄存器中。(4)数据处理设备还包括非易失性复位向量存储器、指定単元和切换单元。所述非易失性复位向量存储器存储用于使数据处理设备复位的复位向量。所述指定単元指定将数据和复位向量中的哪ー个写回到易失性寄存器中。切换单元将连接切換到由指定単元所指定的存储数据的非易失性存储器和存储复位向量的非易失性复位向量存储器中的任ー个。写回单元将数据和复位向量中的任ー个从所述切换単元将连接切換到的非易失性存储器和非易失性复位向量存储器写回到易失性寄存器。(5)数据处理设备还包括非易失性主存储器。非易失性主存储器存储至少用于控 制数据处理设备的操作的程序。(6)在数据处理设备中，非易失性存储器为MRAM、FeRAM, PRAM和ReRAM中的任一个。(7)在数据处理设备中，非易失性主存储器为MRAM、FeRAM, PRAM和ReRAM中的任ー个。(8)根据本专利技术的另一方案，一种图像形成设备包括图像形成単元和指示単元。所述图像形成単元在记录介质上形成图像。所述指示单元控制所述图像形成単元。所述指示単元包括运算单元、可读写易失性寄存器、可读写非易失性存储器、第一写入単元、第二写入単元和写回単元。所述运算単元执行算术运算和逻辑运算。所述可读写易失性寄存器存储在由所述运算单元执行的运算中使用的数据。所述可读写非易失性存储器与易失性寄存器并行地存储数据。存储在非易失性存储器中的数据为存储在易失性寄存器中的数据。第一写入単元将数据写入易失性寄存器中。每当数据被写入易失性寄存器中时，第二写入单元与第一写入单元并行地将数据写入非易失性存储器中。当图像形成设备的电源被接通时，所述写回単元将存储在非易失性存储器中的数据写回到易失性寄存器中。根据⑴中的本专利技术，与不设置非易失性存储器的情况相比，当电源被接通时，数据处理设备能够恢复到恰好在电源被关断之前的状态，以便从恰好在电源被关断之前的状态起继续执行处理。根据(2)中的本专利技术，与不设置本构造的情况相比，数据处理设备能够快速恢复到恰好在电源被关断之前的状态。根据(3)和(4)中的本专利技术，与不设置本构造的情况相比，当电源被接通时，数据处理设备能够选择性地恢复到恰好在电源被关断之前的状态或者被复位。根据(5)中的本专利技术，与不设置本构造的情况相比，能够减小用于将主存储器的信息存储到硬盘驱动器中的功率，或減少主存储器数据向硬盘驱动器的传输时间。根据(6)和(7)中的本专利技术，与不设置本构造的情况相比，能够抑制数据处理设备的运算速度的降低。根据⑶中的本专利技术，与不设置本构造的情况相比，当电源被接通时，图像形成设备能够恢复到恰好在电源被关断之前的状态并且从恰好在电源被关断之前的状态起继续形成图像。附图说明基于下列附图，详细地说明本专利技术的示例性实施例，其中图I是示出根据第一实施例的数据处理设备的总体构造的实例的示意图；图2A和2B是示出易失性寄存器和非易失性存储器的构造的实例的示意图；图3是描述数据处理设备从初始状态起直到变得可工作(可运行)之前的流程的流程图；图4是描述存储在非易失性存储器(NPC)中的数据(复位向量)在图3的步骤S102处被传输到易失性寄存器(PC)的路径的示意图； 图5是描述数据处理设备按照ADD命令进行运算的流程图；图6是描述在ADD命令例程中的数据移动的示意图；图7是描述当数据处理设备的电源单元再次被接通(重启)时直到数据处理设备变得可工作之前的流程的流程图；图8是示出图像形成设备的构造的实例的示意图；图9是描述图像形成设备和与通信线路连接的设备之间的关系的示意图；图IOA和IOB是示出图像形成设备的正常模式和节电模式之间的比较的示意图；图11是示出根据第二实施例的数据处理设备的构造的实例的示意图；图12是示出根据第三实施例的数据处理设备的构造的实例的示意图；以及图13是描述根据第四实施例的数据处理设备中的非易失性存储器的构造的实例的示意图。具体实施例方式在下文中，将參照附图详细地说明本专利技术的实施例。(数据处理设备I)图I是示出根据第一实施例的数据处理设备I的总体构造的实例的示意图。数据处理设备I包括中央处理单元(下文中称为CPU) 10 ;非易失性主存储器31，其由可读写非易失性存储器元件构成本文档来自技高网...

【技术保护点】
一种数据处理设备，包括：运算单元，其执行算术运算和逻辑运算；可读写的易失性寄存器，其存储在由所述运算单元执行的运算中使用的数据；可读写的非易失性存储器，其与所述易失性寄存器并行地存储所述数据，存储在所述非易失性存储器中的所述数据为存储在所述易失性寄存器中的所述数据；第一写入单元，其将所述数据写入所述易失性寄存器中；第二写入单元，每当所述数据被写入所述易失性寄存器中时，所述第二写入单元与所述第一写入单元并行地将所述数据写入所述非易失性存储器中；以及写回单元，当所述数据处理设备的电源被接通时，所述写回单元将存储在所述非易失性存储器中的所述数据写回到所述易失性寄存器中。

【技术特征摘要】
2011.06.21 JP 2011-1377651.ー种数据处理设备，包括 运算单元，其执行算术运算和逻辑运算； 可读写的易失性寄存器，其存储在由所述运算单元执行的运算中使用的数据； 可读写的非易失性存储器，其与所述易失性寄存器并行地存储所述数据，存储在所述非易失性存储器中的所述数据为存储在所述易失性寄存器中的所述数据； 第一写入単元，其将所述数据写入所述易失性寄存器中； 第二写入単元，每当所述数据被写入所述易失性寄存器中时，所述第二写入単元与所述第一写入单元并行地将所述数据写入所述非易失性存储器中；以及 写回単元，当所述数据处理设备的电源被接通时，所述写回単元将存储在所述非易失性存储器中的所述数据写回到所述易失性寄存器中。2.根据权利要求I所述的数据处理设备，还包括 数据传输总线，其处于所述非易失性存储器和所述易失性寄存器之间， 其中，所述写回単元通过所述数据传输总线将存储在所述非易失性存储器中的所述数据写回到所述易失性寄存器中。3.根据权利要求I或2所述的数据处理设备，其中 除了存储在由所述运算单元执行的所述运算中使用的所述数据之外，所述非易失性存储器还存储用于使所述数据处理设备复位的复位向量， 所述数据处理设备还包括指定単元，所述指定単元指定将所述数据和所述复位向量中的哪ー个写回到所述易失性寄存器中，并且 所述写回单元将由所述指定単元指定的所述数据和所述复位向量中的任一个写回到所述易失性寄存器中。4.根据权利要求I或2所述的数据处理设备，还包括 非易失性复位向量存储器，其存储用于使所述数据处理设备复位的复位向量； 指定単元，其...

【专利技术属性】
技术研发人员：菊田将克，刘浜辉，畠直志，笠原俊介，林辉威，山本博朗，川下昌和，山崎英树，板东义文，村田裕治，池田真步，酒卷匡正，
申请(专利权)人：富士施乐株式会社，
类型：发明
国别省市：