【技术实现步骤摘要】
本专利技术涉及ー种存储系统，更具体地，涉及存储系统中一种能够管理可变存取延迟的处理器、该处理器的ー种数据处理方法及ー种包含该处理器的存储系统。
技术介绍
在包含多个与动态随机存取存储器(DRAM)连接操作的处理器的存储系统中，当所述处理器之一响应存取命令正在存取DRAM时，其他处理器不能存取该DRAM。在这样的存储系统中，当RAS/CAS延迟设置得很长，即使所述处理器之一的存取延迟是可变的，系统的性能也可能变差。一种分组方法可以用于连接所述多个处理器并避免系统性能的恶化。除了处理器中已有的DRAM控制器之外，这样的分组方法还利用了逻辑。
技术实现思路
本专利技术的示范性实施例包括能够管理可变存取延迟的处理器、该处理器的ー种数据处理方法及ー种包含该处理器的存储系统。根据本专利技术的示范性实施例，处理器包含被配置为从第二存储控制器接收存取命令的模拟器，及配置为控制存储器操作的第一存储控制器。模拟器被配置为确定第一存储控制器是否能够相应于存取命令执行操作，并且在确定第一存储控制器不能够相应于存取命令执行操作时向第二存储控制器发送等待信号。模拟器可以包含可操作地耦接到第二...
【技术保护点】
一种处理器，包括：模拟器，配置为从第二存储控制器接收存取命令；及第一存储控制器，配置为控制存储器的操作，其中模拟器被配置为确定第一存储控制器是否能够执行相应于所述存取命令的操作，并且一旦确定第一存储控制器不能执行该操作，就向第二存储控制器发送等待信号。
【技术特征摘要】
...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。