一种数据处理系统技术方案

本发明专利技术涉及一种数据处理系统，该系统包括：第一数据处理器、第二数据处理器、第一总线、第二总线及开关电路；所述第一总线与第一数据处理器相连；第二总线与第二数据处理器相连的，其中所述的第二数据处理器一端与第一总线相连，而另一端与内部总线相连的第一外部接口电路相连；开关电路，当第二数据处理器处于等待的时候，该开关电路闭合，第一接口外部电路一端连接第二总线；当第二数据处理器根据其操作状态，控制开管电路的开关操作，当第二数据处理器处于等待时，第一数据处理器能够通过开关电路访问第二总线。通过本发明专利技术减低了系统的运作成本，提高了系统数据处理能力，减少了数据处理的功耗，简便了系统的结构。

【技术实现步骤摘要】
一种数据处理系统
本专利技术涉及计算机数据处理领域，尤其涉及了一种数据处理系统。
技术介绍
随着系统的复杂化，系统中安装的数据处理器和组件的数目越来越多。例如，在移动电话系统中，用于控制通信的基带数据处理器具有受控软件(应用程序和按键控制等)和硬件(RF电路的组件，LCD和存储器等)。然而，随着功能的多样化，目前基带处理器难以执行所有处理。在现有技术的PC系统中，通过提高数据处理器的运行频率，已经解决了上述问题，但是近年来在电池驱动类型的移动终端中，不能简单地以较高的频率来改善性能，因为必须延长电池的使用寿命。此外，本专利技术的专利技术人论述了最初在存储器中存储数据处理器的操作程序的技术。例如，在为存储CPU的操作程序而在芯片上制作电可重编程闪存的微处理器中，通常例如通过使用诸如EPROM写入器之类的写入设备在制造阶段写入这种闪存的初始程序。然而，上述写入操作非常复杂，并且需要很长时间，因为此类写入操作伴随有验证处理和重写处理。因此，写入操作也被认为是增加数据处理器之制造成本的原因。
技术实现思路
本专利技术所要解决的技术问题是：写入操作非常复杂，系统的功能消耗高，成本高。为解决上面的技术问题，本专利技术提供了一种数据处理系统，该系统包括：第一数据处理器、第二数据处理器、第一总线、第二总线及开关电路；所述第一总线与第一数据处理器相连；第二总线与第二数据处理器相连的，其中所述的第二数据处理器一端与第一总线相连，而另一端与内部总线相连的第一外部接口电路相连；开关电路，当第二数据处理器处于等待的时候，该开关电路闭合，第一接口外部电路一端连接第二总线；当第二数据处理器根据其操作状态，控制开管电路的开关操作，当第二数据处理器处于等待时，第一数据处理器能够通过开关电路访问第二总线。进一步，第二数据处理器处于等待期间，停止向第二数据处理器传递数据以及时钟信号。进一步，第二数据处理器还包括非易失存储器和CPU，在完成复位操作之后，第一数据处理器可以采用第一操作方式将数据写入该非易失存储器中，在第一操作方式的写入操作之后，从非易失存储器中取出指令，第一数据处理器指定第二数据处理器采用第一操作方式，将非易失存储器的写入控制程序存储到非易失存储器中，并指示CPU取出写入控制程序的指令。进一步，第二数据处理器还包括第一接口电路和第二接口电路，第一接口电路使得第一数据处理器获得第二数据处理器的内部总线的总线使用权限，第二接口电路通过绕过第二数据处理器的内部总线，将第一总线连接到第二总线。进一步，输入/输出电路包括从用于与SDRAM相连的SDRAM接口电路、用于与液晶显示设备相连的LCD接口电路、用于与存储卡相连的存储卡接口电路、非易失存储器接口电路、电可擦/可编程非易失存储器接口电路和通用输入/输出端口中选择的一条或多条电路。有益效果：减低了系统的运作成本，提高了系统数据处理能力，减少了数据处理的功耗，简便了系统的结构。附图说明图1为本专利技术一种数据处理系统的结构示意图。具体实施方式以下结合附图对本专利技术的原理和特征进行描述，所举实例只用于解释本专利技术，并非用于限定本专利技术的范围。如附图1所示的，一种数据处理系统，该系统包括：第一数据处理器、第二数据处理器、第一总线、第二总线及开关电路；所述第一总线与第一数据处理器相连；第二总线与第二数据处理器相连的，其中所述的第二数据处理器一端与第一总线相连，而另一端与内部总线相连的第一外部接口电路相连；开关电路，当第二数据处理器处于等待的时候，该开关电路闭合，第一接口外部电路一端连接第二总线；当第二数据处理器根据其操作状态，控制开管电路的开关操作，当第二数据处理器处于等待时，第一数据处理器能够通过开关电路访问第二总线。第二数据处理器处于等待期间，停止向第二数据处理器传递数据以及时钟信号。第二数据处理器还包括非易失存储器和CPU，在完成复位操作之后，第一数据处理器可以采用第一操作方式将数据写入该非易失存储器中，在第一操作方式的写入操作之后，从非易失存储器中取出指令，第一数据处理器指定第二数据处理器采用第一操作方式，将非易失存储器的写入控制程序存储到非易失存储器中，并指示CPU取出写入控制程序的指令。第二数据处理器还包括第一接口电路和第二接口电路，第一接口电路使得第一数据处理器获得第二数据处理器的内部总线的总线使用权限，第二接口电路通过绕过第二数据处理器的内部总线，将第一总线连接到第二总线。输入/输出电路包括从用于与SDRAM相连的SDRAM接口电路、用于与液晶显示设备相连的LCD接口电路、用于与存储卡相连的存储卡接口电路、非易失存储器接口电路、电可擦/可编程非易失存储器接口电路和通用输入/输出端口中选择的一条或多条电路。数据处理器包括的外围电路和其他电路模块电路，并且可根据需要进行变更。可以不按高速总线和低速总线对数据处理器的内部总线分类。另外，通常并不将第一电路和第二电路的工作电源系统与外部电源接线端分离，并且可以利用开关电路停止提供电源。此外，当数据处理器为多芯片模块时，装入的半导体集成电路的种类并不限于上述种类，可以总共安装四块芯片，诸如闪存502之类的半导体芯片，诸如CPU109之类的处理器核心芯片以及诸如半导体芯片301之类的接口芯片。可以将多个闪存芯片安装到多芯片模块上。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。以上所述仅为本专利技术的较佳实施例，并不用以限制本专利技术，凡在本专利技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本专利技术的保护范围之内。本文档来自技高网...

【技术保护点】
一种数据处理系统，其特征在于,该系统包括：第一数据处理器、第二数据处理器、第一总线、第二总线及开关电路；所述第一总线与第一数据处理器相连；第二总线与第二数据处理器相连的，其中所述的第二数据处理器一端与第一总线相连，而另一端与内部总线相连的第一外部接口电路相连；开关电路，当第二数据处理器处于等待的时候，该开关电路闭合，第一接口外部电路一端连接第二总线；当第二数据处理器根据其操作状态，控制开管电路的开关操作，当第二数据处理器处于等待时，第一数据处理器能够通过开关电路访问第二总线。

【技术特征摘要】
1.一种数据处理系统，其特征在于,该系统包括：第一数据处理器、第二数据处理器、第一总线、第二总线及开关电路；所述第一总线与第一数据处理器相连；第二总线与第二数据处理器相连的，其中所述的第二数据处理器一端与第一总线相连，而另一端与内部总线相连的第一外部接口电路相连；开关电路，当第二数据处理器处于等待的时候，该开关电路闭合，第一接口外部电路一端连接第二总线；当第二数据处理器根据其操作状态，控制开管电路的开关操作，当第二数据处理器处于等待时，第一数据处理器能够通过开关电路访问第二总线。2.根据权利要求1所述的一种数据处理系统，其特征在于，第二数据处理器处于等待期间，停止向第二数据处理器传递数据以及时钟信号。3.根据权利要求1所述的一种数据处理系统，其特征在于，第二数据处理器还包括非易失存储器和CPU，在完成复位操作之后，第一数据处理器可以采用第一操作方式将数据写入该非易失存储器中，在第一操作方式的写入操作之后，从非易失存储器中取出指令，第一数据处理器指定第二数据处理器采用第一操作方式，将非易失...

【专利技术属性】
技术研发人员：李燕芳，
申请(专利权)人：李燕芳，
类型：发明
国别省市：广西,45