一种256×256元MOS薄膜电阻阵驱动装置制造方法及图纸

本实用新型专利技术公开了一种256×256元MOS薄膜电阻阵驱动装置，包括依次信号连接的图像数据处理及发送板、图像数据接收及驱动逻辑板和多路高速同步D/A阵列板，图像数据处理及发送板与图像数据接收及驱动逻辑板和多路高速同步D/A阵列板分开放置，图像数据处理及发送板用于与图像计算机总线或者接口相连接；多路高速同步D/A阵列板用于与薄膜电阻阵相连接；图像数据接收及驱动逻辑板还用于与薄膜电阻阵相连接。该256×256元MOS薄膜电阻阵驱动装置方便安装使用、实时性、可靠性和准确性高，能用于多种试验。

【技术实现步骤摘要】
一种256×256元MOS薄膜电阻阵驱动装置
本技术属于热成像
，具体涉及一种256×256元MOS薄膜电阻阵驱动装置。
技术介绍
薄膜电阻阵是一种可以产生热图像的高精度、大规模集成的专用电子器件。它一般与光学系统、电子驱动系统、图像计算机生成系统和机械系统等一同构成一种红外场景产生系统。该系统是硬件在回路仿真系统的一个重要组成子系统，主要应用于红外成像系统的测试和仿真中，如导弹位标器、红外成像告警器和红外成像观测器等。目前，国外对该器件的设计、生产和使用进行了深入地研究，如美国的Honeywell和SBIR公司均有相关产品见诸于公开报道。美国军方已经成功的建设了数个以薄膜电阻阵为核心部件的红外场景产生系统，并投入到多种类型的红外成像制导武器系统的测试、仿真和评估。薄膜电阻阵用途的特殊性，使得国外对我国在该领域内的主要技术进行封锁，如芯片制备技术、驱动技术等。目前我国已经开发出第二代的薄膜电阻阵芯片制备技术，并且基于该自主的专有技术生产出了薄膜电阻阵芯片。由于薄膜电阻阵的逻辑驱动与电气接口不同于普通的CRT或液晶的驱动显示接口，因此为了使得薄膜电阻阵芯片正常工作、显示热图像，必须要有一套专用装置对其驱动。现有的128*128元电阻阵驱动装置分辨率较低，不能适用于256*256元MOS薄膜电阻。因此，本技术提出一种用于驱动256×256元MOS薄膜电阻阵工作的专用装置。
技术实现思路
本技术所要解决的技术问题在于针对上述现有技术的不足，提供一种方便安装使用、实时性、可靠性和准确性高及能用于多种试验的256×256元MOS薄膜电阻阵驱动装置。为解决上述技术问题，本技术采用的技术方案是，一种256×256元MOS薄膜电阻阵驱动装置，包括依次信号连接的图像数据处理及发送板、图像数据接收及驱动逻辑板和多路高速同步D/A阵列板，图像数据处理及发送板与图像数据接收及驱动逻辑板和多路高速同步D/A阵列板分开放置，图像数据处理及发送板用于与图像计算机总线或者接口相连接；多路高速同步D/A阵列板和图像数据接收及驱动逻辑板均还用于与薄膜电阻阵相连接。该图像数据处理及发送板用于接收图像计算机发送的待驱动的辐射亮度图像数据并缓冲，将缓冲后的图像数据进行非均匀和非线性校正，然后将校正后的图像数据的进行驱动格式转换，并传输驱动格式转换后的图像数据。该图像数据接收及驱动逻辑板用于接收图像数据处理及发送板发送的图像数据并缓冲，产生控制D/A阵列所需的驱动逻辑信号，并将该驱动逻辑信号与图像数据同步传输给多路高速同步D/A阵列板；还用于：根据薄膜电阻阵的驱动逻辑时序要求，产生驱动薄膜电阻阵所需的时序逻辑信号。该多路高速同步D/A阵列板用于接收图像数据接收及驱动逻辑板发送的驱动逻辑信号和图像数据，驱动多路D/A阵列同步工作，将图像数据转换为驱动薄膜电阻阵显示的电压信号，并传输至薄膜电阻阵。进一步地，该图像数据处理及发送板包括依次相连接的第一存储器、非均匀性和非线性校正电路、格式转换电路和高速通信发送接口；第一存储器用于与计算机总线或者接口相连接，进行数据缓冲。进一步地，该图像数据处理及发送板设置于图像计算机内或者与图像计算机并列放置，图像数据接收及驱动逻辑板和多路高速同步D/A阵列板并列放置于同一空间内。进一步地，该非均匀性和非线性校正电路包括依次相连接的第一FPGA芯片、两个双端口RAM和第二FPGA芯片，两个双端口RAM并列设置，且分别独立与第一FPGA芯片和第二FPGA芯片相连接；第一FPGA芯片用于完成图像的非均匀性和非线性校正，并将校正后的数据交替写入两个双端口RAM中，第二FPGA芯片从两个双端口RAM中交替读取数据，并进行格式转换，然后将转换后的数据通过光纤高速通信接口发送给图像数据接收及驱动逻辑板。进一步地，该图像数据接收及驱动逻辑板包括依次相连接的高速通信接收接口、第二存储器、逻辑产生及D/A控制逻辑电路和逻辑电平转换电路；逻辑产生及D/A控制逻辑电路的通道不少于32路；逻辑产生及D/A控制逻辑电路用于产生D/A阵列控制信号；逻辑电平转换电路用于产生薄膜电阻阵逻辑驱动控制信号；高速通信接收接口与高速通信发送接口相连接。进一步地，该逻辑产生及D/A控制逻辑电路包括设置于图像数据接收及驱动逻辑板上的第三FPGA芯片，第三FPGA芯片用于从第二存储器中提取图像数据，产生D/A阵列控制信号，并将该控制信号与图像数据同步送给D/A阵列，同时产生薄膜电阻阵的逻辑驱动控制信号。进一步地，该高速通信发送接口和高速通信接收接口的有效数据传输速率不小于120MB/s。上述一种256×256元MOS薄膜电阻阵驱动装置用于驱动薄膜电阻阵的工作方法如下：该图像数据处理及发送板接收图像计算机发送的待驱动的辐射亮度图像数据并缓冲，将缓冲后的图像数据进行非均匀和非线性校正，然后将校正后的图像数据的进行驱动格式转换，并传输驱动格式转换后的图像数据；该图像数据接收及驱动逻辑板接收图像数据处理及发送板发送的图像数据并缓冲，产生控制D/A阵列所需的驱动逻辑信号，并将该驱动逻辑信号与图像数据同步传输给多路高速同步D/A阵列板；同时根据薄膜电阻阵的驱动逻辑时序要求，产生驱动薄膜电阻阵所需的时序逻辑信号；该多路高速同步D/A阵列板接收图像数据接收及驱动逻辑板发送的驱动逻辑信号和图像数据，驱动多路D/A阵列同步工作，将图像数据转换为驱动薄膜电阻阵显示的电压信号，并传输至薄膜电阻阵。本技术一种256×256元MOS薄膜电阻阵驱动装置具有如下优点：1.将图像格式转换及非均匀性和非线性校正使用硬件电路完成，保证了薄膜电阻阵可以以不小于100Hz的帧频进行图像数据刷新和驱动，提高了驱动的实时性、可靠性和准确性。2.将图像格式转换、非均匀性和非线性校正及薄膜电阻阵的逻辑产生及D/A阵列逻辑电路分离，使得整个薄膜电阻阵驱动装置更加便于安装使用。3.图像数据处理及发送板与图像数据接收及驱动逻辑板和多路高速同步D/A阵列板分开放置，可以将该装置应用于多种试验，既可以进行红外探测系统的独立试验，也可以安装在五轴转台上进行复杂的半实物仿真回路试验。4.存储空间大，传输速度快。附图说明图1是本技术一种256×256元MOS薄膜电阻阵驱动装置的结构示意图；图2是本技术中图像数据处理及发送板的结构示意图；图3是本技术中图像数据接收及驱动逻辑板以及与外部连接的结构示意图；其中：1.图像数据处理及发送板；1-1.第一存储器；1-2.非均匀性和非线性校正电路；1-3.格式转换电路；1-4.高速通信发送接口；2.图像数据接收及驱动逻辑板；2-1.第二存储器；2-2.逻辑产生及D/A控制逻辑电路；2-3.逻辑电平转换电路；2-4.高速通信接收接口；3.多路高速同步D/A阵列板；4.薄膜电阻阵；5.图像计算机总线或者接口。具体实施方式本技术一种256×256元MOS薄膜电阻阵驱动装置，如图1所示，包括依次信号连接的图像数据处理及发送板1、图像数据接收及驱动逻辑板2和多路高速同步D/A阵列板3，图像数据处理及发送板1与图像数据接收及驱动逻辑板2和多路高速同步D/A阵列板3分开放置，图像数据处理及发送板1用于与图像计算机总线或者接口5相连接；多路高速同步D本文档来自技高网...

【技术保护点】
一种256×256元MOS薄膜电阻阵驱动装置，其特征在于，包括依次信号连接的图像数据处理及发送板(1)、图像数据接收及驱动逻辑板(2)和多路高速同步D/A阵列板(3)，所述图像数据处理及发送板(1)与图像数据接收及驱动逻辑板(2)和多路高速同步D/A阵列板(3)分开放置，所述图像数据处理及发送板(1)用于与图像计算机总线或者接口(5)相连接；所述多路高速同步D/A阵列板(3)和图像数据接收及驱动逻辑板(2)均还用于与薄膜电阻阵(4)相连接；所述图像数据处理及发送板(1)用于接收图像计算机发送的图像数据并缓冲，将缓冲后的图像数据进行非均匀和非线性校正，然后将校正后的图像数据的进行驱动格式转换，并传输驱动格式转换后的图像数据；所述图像数据接收及驱动逻辑板(2)用于接收图像数据处理及发送板(1)发送的图像数据并缓冲，产生控制D/A阵列所需的驱动逻辑信号，并将该驱动逻辑信号与图像数据同步传输给多路高速同步D/A阵列板；还用于：根据薄膜电阻阵(4)的驱动逻辑时序要求，产生驱动薄膜电阻阵(4)所需的时序逻辑信号；所述多路高速同步D/A阵列板(3)用于接收图像数据接收及驱动逻辑板(2)发送的驱动逻辑信号和图像数据，驱动多路D/A阵列同步工作，将图像数据转换为驱动薄膜电阻阵显示的电压信号，并传输至薄膜电阻阵(4)。...

【技术特征摘要】
1.一种256×256元MOS薄膜电阻阵驱动装置，其特征在于，包括依次信号连接的图像数据处理及发送板(1)、图像数据接收及驱动逻辑板(2)和多路高速同步D/A阵列板(3)，所述图像数据处理及发送板(1)与图像数据接收及驱动逻辑板(2)和多路高速同步D/A阵列板(3)分开放置，所述图像数据处理及发送板(1)用于与图像计算机总线或者接口(5)相连接；所述多路高速同步D/A阵列板(3)和图像数据接收及驱动逻辑板(2)均还用于与薄膜电阻阵(4)相连接；所述图像数据处理及发送板(1)用于接收图像计算机发送的图像数据并缓冲，将缓冲后的图像数据进行非均匀和非线性校正，然后将校正后的图像数据的进行驱动格式转换，并传输驱动格式转换后的图像数据；所述图像数据接收及驱动逻辑板(2)用于接收图像数据处理及发送板(1)发送的图像数据并缓冲，产生控制D/A阵列所需的驱动逻辑信号，并将该驱动逻辑信号与图像数据同步传输给多路高速同步D/A阵列板；还用于：根据薄膜电阻阵(4)的驱动逻辑时序要求，产生驱动薄膜电阻阵(4)所需的时序逻辑信号；所述多路高速同步D/A阵列板(3)用于接收图像数据接收及驱动逻辑板(2)发送的驱动逻辑信号和图像数据，驱动多路D/A阵列同步工作，将图像数据转换为驱动薄膜电阻阵显示的电压信号，并传输至薄膜电阻阵(4)。2.按照权利要求1所述的一种256×256元MOS薄膜电阻阵驱动装置，其特征在于，所述图像数据处理及发送板(1)包括依次相连接的第一存储器(1-1)、非均匀性和非线性校正电路(1-2)、格式转换电路(1-3)和高速通信发送接口(1-4)；所述第一存储器(1-1)用于与计算机总线或者接口相连接，进行数据缓冲。3.按照权利要求2所述的一种256×256元MOS薄膜电阻阵驱动装置，其特征在于，所述图像数据处理及发送板(1)设置于图像计算机内或者与图像计算机并列放置，所述图像数据接收及驱动逻辑板(2)和多路...

【专利技术属性】
技术研发人员：孙力，冯阿荀，孙鹏，黄勇，
申请(专利权)人：西安天圆光电科技有限公司，
类型：新型
国别省市：陕西,61