用于通过选择性偏置来降低高容量存储器中存储器阵列漏电的系统和方法技术方案

一种用于SRAM中漏电降低的源极偏置机制，其中SRAM单元被布置成多个扇区。在待机模式中，多个扇区中的扇区中的SRAM单元被取消选定，并且源极偏置电势被提供至多个扇区的SRAM单元。在工作模式中，提供至多个扇区中的选定的扇区的SRAM单元的源极偏置电势被停用，并且选定的扇区内的物理行中的SRAM单元被读取，同时未选定的扇区中的其余SRAM单元继续被源极偏置。提供给处于待机模式中的SRAM单元的源极偏置的电势可以基于控制信号的逻辑状态而被设置为不同的电压。

【技术实现步骤摘要】
【国外来华专利技术】
本公开总体上涉及半导体存储器。更具体地，并且并非以任何限制性的方式，本公开涉及用于降低静态随机存取存储器(SRAM)单元中的漏电的基于扇区的源极偏置方案。
技术介绍
包括多个存储器单元的静态随机存取存储器或SRAM设备通常配置为具有一个或多个1/0(例如x4、x8、xl6等配置)的行和列的阵列。此外，可以在用于要求高密度、高速和低功率的应用的多库架构中提供此类存储器。无论架构和类型如何，每个SRAM单元都可操以存储单比特信息。通过激活给定物理行(通过驱动与其相关联的字线)中的所有存储器单元以及将数据输出在与用于提供存储的数据值给选定的输出的选定的列相关联的位线上来促进对该信息的存取。一旦将数据置于位线上，则位线上的电压电平开始分开为相对的电源轨线(例如Vdd和接地)，并且在位线上的电压电平分开预定电压差(通常为Vdd的10%或更少)之后，利用读出放大器对在位线上感测的逻辑电平进行锁存。此外，读出放大器器可以被提供为差分读出放大器，其中存储器单元中的每一个存储器单元对与每个列相关联的互补位线(例如数据线)上的数据信号和数据信号的相反信号这两者进行驱动。在操作中，在激活存储器单元之前，本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：N·贝赫拉，D·萨布哈尔沃尔，张勇，
申请(专利权)人：美商新思科技有限公司，
类型：
国别省市：