分裂栅型MOSFET成像探测器及其操作方法技术

本发明专利技术提出一种分裂栅型MOSFET成像探测器及其操作方法，分裂栅型MOSFET结构为在P型衬底正上发设有两层绝缘介质层和控制栅极，两层绝缘介质层之间设有光电子存储层；控制栅极的两侧设有选择栅极，将控制栅极所控制的衬底与探测器源极和漏极隔离开。与控制栅极接触的顶层绝缘介质层是阻止光电子存储层中存储的电荷流失到控制栅极的材料，衬底层或控制栅极面至少有一处为对探测器探测波长透明或半透明的窗口。本发明专利技术可有效提高光电子的收集效率，抑制探测器暗电流，对工艺缺陷不敏感，动态范围大，信号读取准确性高。

【技术实现步骤摘要】

本专利技术涉及固态成像探測器件，尤其是关于红外、可见光波段至紫外波段的固态成像探測器的器件结构和工作机制，是ー种基于分裂栅结构MOSFET的具有存储功能的非挥发性成像器件及其操作方式。 ニ
技术介绍
图像传感器在军事民用国防等各个领域都有着非常广泛的应用，如数码相机、移动手机、摄像机等。目前发展的主要固态成像探测器是CXD成像探測器和CMOS-APS。CXD出现的较早，现在其生产制作技术已经相对成熟，它的基本结构是一系列MOS电容进行串联，通过电容上面电压脉冲时序控制半导体表面势阱的产生和变化，进而实现光生电荷信号的存储和转移读出。正是由于这个信号转移和读出的特点，电荷的转移速度受到物理限制，这会导致成像的速度难以提高。另外，由于其相互串联的MOS电容架构和传输电荷的需要，在同一行串联的CCD像素中，任何ー个MOS电容失效或者不能正常工作都会影响电荷在该电容出正常传输，从而导致该行CCD中排在电容之后的像素不能正常工作，通常表现为黑条、白条或者暗条。因此，CXD的制作生产对エ艺的控制要求极高，所以成品率通常较低，生产成本高。而CMOS-APS每个像素是由ニ极管和晶体管组成，每个像素之间都是独立存在，在整个信号传输过程中不需要串行移动电荷，某一个像素出现问题不影响其他像素的正常性能，所以克服了 CCD在此方面的缺点，对エ艺的要求也不是那么的苛刻。另外，CMOS-APS在信号处理方面采用单点信号传输，通过简单的X-Y寻址技术，允许从整个排列、部分甚至单元来读出数据，从而提高寻址速度，实现更快的信号传输。但是，由于每个CMOS-APS単元像素都是由ー个感光ニ极管和多个晶体管(含放大器和A/D转换电路)构成，这就使每个像素的感光区域只占据每个像素本身的很小面积，占空比不够理想，并且单元像素的面积也将难以继续缩小，这就为高密度成像传感器的制作带来难以解决的难题。通过比较这两种传统的成像探測器的优缺点，发现理想的成像器件应该是CXD像素加上CMOS-APS的阵列架构。在此基础上，目前已经有人提出了基于MOS结构的成像探测器，通过将光吸收区收集的光信号转换为电信号，再通过MOS管将此信号读出来，这样做的好处在于可以充分发挥MOS器件在阵列架构上的并排操作优势，有利于提高器件的操作速度，目前已经有的相关专利和结构如美国专利US Patent No. 6784933，通过在ー个浮栅型MOSFET晶体管的源漏两边分别设有ー个MOS管作为选择管，利用两个MOS选择管控制阵列中像素的定位选择，将此像素中收集的光信号读出来。这样就可以综合CCD的光收集原理与CM0S0-APS的阵列操作优势，从而提高的成像器件的成像速度，同时还能够保持成像的质量。但是，从结构上看，此成像器件实际上是采用了三个晶体管(两个MOS管和一个浮栅型MOS管)来作为ー个像素単元，在像素尺寸上受到了限制，很难做到极小尺寸像素，分辨率也就难以继续提闻。基于以上分析，为了能够对单元像素尺寸进行缩小，实现高分辨率的成像器件，同时结合了浮栅型MOSFET晶体管的特点，本申请人提出申请了专利CN200910024505. 6的光敏复合介质栅MOSFET探测器，此成像器件在结合理CCD与CMOS-APS所具有的优点的同时，其单元像素尺寸能够随着标准集成电路的工艺节点的改进而缩小，从而能够实现超高分辨率。本专利技术将综合三晶体管成像结构与光敏复合介质栅MOSFET探测器在结构和性能上的优点，同时针对其固有的缺陷，提出一种分裂栅型MOSFET成像探测器。
技术实现思路
本专利技术目的是提出一种新型的光敏探测器结构和设置方法，尤其是提出一种新型的分裂栅型MOSFET成像探测器结构及其操作方式。本专利技术技术方案为分裂栅型复合介质栅MOSFET成像探测器，每个单元探测器的构成是在衬底P型半导体材料正上方分别设有两层绝缘介质材料和控制栅极，两层绝缘 介质材料之间设有光电子存储层，所述光电子存储层是多晶硅、氮化硅，InGaN、金属膜或其他电子导体或半导体材料；控制栅极是多晶硅、金属或透明导电电极。控制栅极面或衬底层至少有一处为对探测器探测波长范围内的光透明或半透明的窗口。衬底P型半导体材料上方浮栅MOSFET的两侧设有选择栅极，选择栅极与衬底之间设有绝缘介质层，绝缘介质层材料和厚度与底层绝缘介质层相同。两个选择栅极所控制的衬底的外围P型衬底上设有N型半导体区，构成分裂栅MOSFET的源极和漏极。两个选择栅极设在浮栅MOSFET的两侧，且选择栅极与控制栅极和光电子存储层之间用绝缘介质材料隔开，且将控制栅极所控制的衬底与成像探测器的源极和漏极隔开；绝缘介质材料为氧化硅、氧化硅/氮化硅/氧化硅或其它高介电常数介质材料。两个选择栅极为多晶娃，金属或其它导电电极。与控制栅极接触的第二层绝缘介质层是阻止光电子存储层中存储的电荷流失到控制栅极的材料，第二层绝缘介质层即顶层介质，采用氧化硅/氮化硅/氧化硅、氧化硅/氧化铝/氧化硅、氧化硅、氧化铝或其它高介电常数介质材料。与衬底P型半导体材料接触的第一层绝缘介质层即底层介质，有效隔离控制栅极控制下的衬底沟道与光电子存储层，在栅极电压足够高或入射光子能量较高时，把所述沟道中的电子扫入光电子存储层。第一层绝缘介质层采用氧化硅、SiON或其它高介电常数介质材料。控制栅极与衬底的电压差要足够大时使得沟道中搜集的光电子能通过隧穿进入光电子存储层，且衬底或栅极面至少有一处为对探测器探测波长的光透明或半透明的窗□。所述的分裂栅型MOSFET成像探测器(包括成像阵列获得信号)的操作方式为探测器的光电子搜集与存储过程在控制栅极加正偏压脉冲，在P型半导体衬底上加负偏压脉冲，同时在两个选择栅极上加一个负偏压脉冲，这样在控制栅极控制下的P型半导体衬底中形成一个耗尽层，当光入射到耗尽层中光子被半导体吸收时，就会产生光电子，光电子在栅极电压的驱使下移动到沟道和底层绝缘层的界面处。由于两个选择栅极施加了一个负偏压，这样就在选择栅极控制的P型半导体衬底中形成了一个高电子势垒，这个高电子势垒将控制栅极控制下的衬底与N型源极和漏极有效的隔离开，保证了衬底耗尽层中收集的光电子不会向源极和漏极方向流失，同时源极和漏极中的电子也受到这个高势垒的阻碍不得进入衬底耗尽层中。当控制栅极所加正偏压足够大时，衬底耗尽层中收集的光电子将通过F-N隧穿的方式进入光电子存储层；如果入射光子能量足够高，大于半导体与底层绝缘介质层的ΛΕ。，光电子将可以通过直接隧穿的方式进入光电子存储层。在搜集光电子阶段，源极和漏极可以适当施加大小合适的正偏压，或者直接浮空。探测器的光电子读出放大过程将探测器的源极和衬底接地，漏极接合适的正电压O. I O. 5V，两侧的选择栅极分别加上适当的正电压，使其控制下的P型材料衬底出现N型反型层，提供电子通行的沟道；同时，通过调节控制栅极的正偏压使分裂栅型MOSFET探测器工作在线性区；通过对输出漏极电流的直接测量，即测量曝光前后漏极电流的两个值进行比较来确定光信号的大小，得到漏极的电流变化量与搜集到的光电子数目的关系如下权利要求1.分裂栅型复合介质栅MOSFET成像探测器，每个单元探测器的构成是在衬底P型半导体材料正上方分别设有两层绝缘介质材料和控制栅极，两层绝缘介质材料之间设有光电子本文档来自技高网...

【技术保护点】
分裂栅型复合介质栅MOSFET成像探测器，每个单元探测器的构成是：在衬底P型半导体材料正上方分别设有两层绝缘介质材料和控制栅极，两层绝缘介质材料之间设有光电子存储层，所述光电子存储层是多晶硅、氮化硅，InGaN、金属膜或其他电子导体或半导体材料；控制栅极是多晶硅、金属或透明导电电极；控制栅极面或衬底层至少有一处为对探测器探测波长范围内的光透明或半透明的窗口；衬底P型半导体材料上方浮栅MOSFET的两侧设有选择栅极，选择栅极与衬底之间设有绝缘介质层，绝缘介质层材料和厚度与底层绝缘介质层（4）相同。两个选择栅极所控制的衬底的外围P型衬底上设有N型半导体区（9），构成分裂栅MOSFET的源极和漏极。两个选择栅极（8）设在浮栅MOSFET的两侧，且选择栅极与控制栅极和光电子存储层之间用绝缘介质材料隔开，且将控制栅极（7）所控制的衬底与成像探测器的源极和漏极（9）隔开；绝缘介质材料为氧化硅、氧化硅/氮化硅/氧化硅或其它高介电常数介质材料；与控制栅极接触的第二层绝缘介质层是阻止光电子存储层中存储的电荷流失到控制栅极的材料，第二层绝缘介质层即顶层介质，采用氧化硅/氮化硅/氧化硅、氧化硅/氧化铝/氧化硅、氧化硅、氧化铝或其它高介电常数介质材料。与衬底P型半导体材料接触的第一层绝缘介质层即底层介质，有效隔离控制栅极控制下的衬底沟道与光电子存储层，在栅极电压足够高或入射光子能量较高时，把所述衬底沟道中的电子扫入光电子存储层；第一层绝缘介质层采用氧化硅、SiON或其它高介电常数介质材料；控制栅极与衬底的产生的电压差使得衬底沟道中搜集的光电子能通过隧穿进入光电子存储层。...

【技术特征摘要】

【专利技术属性】
技术研发人员：卜晓峰，闫锋，夏好广，吴福伟，马浩文，司向东，张佳辰，
申请(专利权)人：南京大学，
类型：发明
国别省市：