半导体存储器装置、存储器装置读取程序以及方法制造方法及图纸

本发明专利技术公开了一种半导体存储器，具有可同时存取的至少二存储器组的存储器单元阵列，根据行位址信息选择字元线的字元线选择电路，以及根据接受到的命令控制字元线选择电路的控制器。控制器，根据第一读取命令使字元线选择电路进行第一读取操作，根据第二读取命令使字元线选择电路进行第二读取操作。第一读取操作系于一侧存储器组选择第n个字元线，于另一侧存储器组选择第n+1个或者第n-1个字元线，第二读取操作系于一侧存储器组选择第n字元线，并且于另一侧存储器组选择第n个字元线。

【技术实现步骤摘要】

本专利技术主要系有关于ー种半导体存储器装置，特别系有关于ー种NAND型的快闪存储器的数据读取方法。
技术介绍
近几年，具有串列周边介面(SPI或Serial peripheral Interface)应用的快闪存储器，需要512MB、IGB或以上的高密度集成。同时，也需要降低存储器单价。而NAND型的快闪存储器具有相同类似的问题。即使是最小尺寸的阵列的NAND型的快闪存储器，位址改变依然比起NOR型的存储器来的更慢。因此，在连续的环绕式读取操作会发生问题。第9a_9d图为环绕式读取操作的ー实施例。环绕式读取操作，举例来说，如图9a所示，存储器阵列MA的第n页(字元线)被选择，从第n页所读取的数据被传送至页面暂存器PB (page buffer)，接着如图9b所示， 页面暂存器PB暂存的数据持续的传输至外部。然后，如图9c所示，接着第n+1页被选择，从第n+1页所读取的数据传送至页面暂存器PB，如图9d所示，页面暂存器暂存的数据持续的传输至外部。如此ー来，第n+1页的数据必须等待第n页的数据读取结束。也就是说，第n页所读取的数据从连续地输出到大致要结束时，接着选择第n+1页。相关于第本文档来自技高网...

【技术保护点】
一种半导体存储器装置，其特征在于，所述的装置包括：一存储器单元阵列，具有可同时存取的至少二存储器组，所述的各存储器组包括以行列状配置的复数存储器单元，所述的存储器单元各行的栅极共同耦接至对应的字元线，且各列耦接至对应的位线；一第一接收装置，用以接收位址信息；一第二接收装置，用以接收相关存取动作的一命令；一字元线选择装置，用以解码所述的第一接收装置所接收到的一行位址信息，并根据其解码结果选择字元线；以及一控制装置，根据所述的第二接收装置所接收到的所述的命令控制所述的字元线选择装置；其中，所述的控制装置根据一第一读取命令使所述的字元线选择装置进行一第一读取操作，根据一第二读取命令使所述的字元线选取...

【技术特征摘要】
1.一种半导体存储器装置，其特征在于，所述的装置包括 一存储器单元阵列，具有可同时存取的至少二存储器组，所述的各存储器组包括以行列状配置的复数存储器单元，所述的存储器单元各行的栅极共同耦接至对应的字元线，且各列耦接至对应的位线； 一第一接收装置，用以接收位址信息； 一第二接收装置，用以接收相关存取动作的一命令； 一字元线选择装置，用以解码所述的第一接收装置所接收到的一行位址信息，并根据其解码结果选择字元线；以及 一控制装置，根据所述的第二接收装置所接收到的所述的命令控制所述的字元线选择装置； 其中，所述的控制装置根据一第一读取命令使所述的字元线选择装置进行一第一读取操作，根据一第二读取命令使所述的字元线选取装置进行一第二读取操作； 所述的第一读取操作系于所述的等存储器组的一组选择第η个字元线，并且于所述的等存储器组的另一组选择第η+1个或者第η-i个字元线； 所述的第二读取操作系于所述的等存储器组的一组选择第η字元线，并且于所述的等存储器组的另一组选择第η个字元线。2.如权利要求I所述的半导体存储器装置，其特征在于，第η个字元线和第η+1个或第η-i个字元线，于二个所述的等存储器组之间以行方向邻接。3.如权利要求I所述的半导体存储器装置，其特征在于，所述的控制装置，更判断所述的第一接收装置所接收的一列位址信息是否包含在所述的等存储器组的另一组的一列位址范围内，当所述的列位址信息被判断包含于所述的列位址的范围中，则根据所述的第一读取命令使所述的字元线选择装置进行所述的第一读取操作。4.如权利要求I所述的半导体存储器装置，其特征在于，所述的控制装置，当判断所述的列位址信息未包含在所述的等存储器组的另一组的所述的列位址范围时，则不根据所述的第一读取命令使所述的字元线选取装置进行所述的第二读取操作。5.如权利要求I所述的半导体存储器装置，其特征在于，所述的装置更包括，一第一页面暂存器以及一第二页面暂存器，透过位线耦接至各所述的存储器组，其中所述的第一页面暂存器以及所述的第二页面暂存器，用以暂存所述的第一读取操作以及所述的第二读取操作所读取的数据。6.如权利要求I所述的半导体存储器装置，其特征在于，所述的装置更包括一列选择装置，用以解码一列位址信号，并根据其解码结果选择所述的第一页面暂存器以及所述的第二页面暂存器内的数据。7.如权利要求I所述的半导体存储器装置，其特征在于，所述的半导体存储器为NAND型快闪存储器。8.一种存储器装置读取程序，适用于一半导体存储器装置，其中所述的半导体存储器装置，包括一存储器单元阵列，具有至少可同时存取的二存储器组，所述的各存储器组包括以行列状配置的复数存储器单元，所述的存储器单元各行的栅极共同耦接至对应的字元线，且各列耦接至对应的位线，以及具有一字元线选择装置...

【专利技术属性】
技术研发人员：矢野胜，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：