一种半导体器件，被配置成使其差分对可以在高消耗电流的高速状态和在低消耗电流的低速状态两者中工作。差分电路包括：差分对晶体管；以及拖尾电流源，用于供给可切换的拖尾电流，使得在所述差分对晶体管中流动的电流量可以在至少两个不同水平的状态之间切换。所述差分对晶体管具有σ值(ΔI/gm)随着所述差分对晶体管中流动的电流的减少而单调减少的特性，其中，σ表示标准偏差，ΔI表示所述差分对晶体管中电流量的差值，且gm表示所述差分对晶体管的跨导。
【技术实现步骤摘要】
本专利技术涉及半导体器件。
技术介绍
在许多情况下，在模拟电路中将某些恒定输入电压的高值或低值与其他电压进行比较。在执行这种比较判断时通常使用差分对(即，参见RAZAVI Behzad，“Design of Analog CMOS Integrated Circuits”, Chapter 4, Oct. 2003)。当电压输入到差分对中进行比较时，构成差分对的MOS晶体管中的失配造成输入偏移电压。这种输入偏移电压的特性取决于构成差分对的MOS晶体管的工作区域是强反型区还是弱反型区。强反型区是使得MOS晶体管以高消耗电流高速工作的区域，而弱反型区是使得MOS晶体管以低消耗电流低速工作的区域。
技术实现思路
另外，存在以下需要希望通过改变利用高消耗电流的高速工作和利用低消耗电流的低速工作的方式来使用模拟电路。为了满足这一需要，传统上，通过在单一微计算机中安装用于利用高消耗电流高速工作的差分对和利用低消耗电流低速工作的差分对，或者通过在其中安装能够在弱反型区和强反型区这两个区域中工作的较大晶体管，来使电路能够支持该需求。结果，电路需要用于差分对的较大布局面积。因此，本专利技术的一个目的在于提供一种半导体器件，其被配置成能够使其差分对工作在利用高消耗电流的高速状态和利用低消耗电流的低速状态的两个状态中，而无需扩大布局面积。根据本专利技术的一个方面，一种半导体器件，包括差分对晶体管；以及拖尾电流源，用于供给可切换的拖尾电流，使得在所述差分对晶体管中流动的电流量可以在至少两个水平之间改变；所述差分对晶体管中的每个都具有σ (ΛΙ/gm)值随着所述差分对晶体管中流动的电流的减少而单调减少的特性，其中，σ表示标准偏差，Al表示所述差分对晶体管中电流量的差值，且gm表示所述差分对晶体管的跨导。根据本专利技术的这一方面，可以使半导体器件在无需扩大布局面积的情况下工作在两个状态中一个是以高消耗电流高速工作的状态，一个是以低消耗电流低速工作的状态。附图说明图I是示出差分对晶体管的示例的示意图2A和图2B中的每个是图示出电流关于栅极电压的变化的示意图，其中图2A示出其沟道边缘比沟道中心部分具有更低势垒的晶体管的情形，其中电流Ie在沟道边缘流动而电流Ic在沟道中心部分流动，图2B示出Ie和Ic的组合，图2C示出其沟道边缘比沟道中心部分具有更高势垒的晶体管的情形，其中没有出现驼峰特性；图3A和图3B中的每个是图示具有驼峰特性的晶体管的σ (Λ I/gm)的变化的示意图，其中图3A是温度在25°C时的变化，而图3B是当温度在_40°C时的变化；图4A和图4B中的每个是图示不具有驼峰特性的晶体管的σ ( Λ I/gm)的变化的示意图，其中图4A是温度在25°C时的变化，而图4B是温度在_40°C时的变化；图5是示出本专利技术实施例的半导体器件的配置的示意图； 图6是示出第一实施例的差分电路的配置的示意图； 图7是示出第一实施例的第一改型的差分电路的配置的示意图；图8是示出第二实施例的差分电路的配置的示意图；图9A、图9B、图9C和图9D是用于解释NMOS晶体管NRl和NR2的布局结构的示意图，其中，图9A是NMOS晶体管NRl和NR2的平面图，图9B是示出在图9A中去除栅极的情况的不意图，图9C是图9A中的a_b截面图，图9D是图9A中的c_d截面图；图10是NMOS晶体管NRl和NR2的布局平面图；以及图IlA和图IlB中的每个是示出路径中的电势的示意图，其中图IlA是通过图10的布局平面图中的线A-A’示出且从源极S向漏极D延伸的路径，图IlB是通过图10的布局平面图中的线B-B’示出且从源极向漏极延伸的路径。具体实施例方式首先，将解释构成图I所示的差分对的晶体管的失配特性。首先，将示出下面引用的文献。关于差分对输入偏移的 σ (ΔΙ/gm)的文章，“An Easy-to-Use MismatchModel for the MOS Transistor，，，IEEE Journal of Solid-State Circuits,第 37 卷,第1056-1064 页，2002 年关于与 I/ V (LW)成比例的失配的文章，“Matching Properties of MOSTransistors”，IEEE Journal of Solid-State Circuits,第 24 卷，第 1433-1440 页，1989年关于弱反型区中的马它峰特性的文章，“Analysis of an AnomalousSubthreshold Current in a Fully Recessed Oxide MOSFET Using a Three-DimensionalDevice Simulator”，IEEE Trans. Electron Devices,卷 ED-32,第 441-445 页，1985 年关于弱反型区中的马它峰特性的文章,“A Study of 90mm MOSFET SubthresholdHump Characteristic Using Newly Developed MOSFET Array Test Structure，，，Proc.IEEE 2005Int1 I Conference on Microelectronic Test Structures,第 18 卷,第 39-42页，2005年4月关于反型区的定义的解释，David Binkley, " Tradeoffs and Optimizationin Analog CMOS Design"，2008年8月。由于图I所示的构成差分对的晶体管NI、N2的失配特性，在构成差分对的NMOS晶体管之间出现输入偏移电压。可以通过σ (ΛΙ/gm)来估计输入偏移电压中的变化(例如，见文献)。这里，σ表示标准偏差，Δ I表示构成差分对的两个NMOS晶体管中流动的电流的差值，且gm表示构成差分对的两个NMOS晶体管的跨导。文献报道了 当电流值从强反型区向弱反型区降低时，σ (ΛΙ/gm)在弱反型区中增加。文献的作者仅推断出针对这种σ (ΛΙ/gm)在弱反型区中的增加存在附加失配效应，而没有考虑到充足的理由。另一方面，文献报道了 失配量与I/ V (Lff)成比例。这里，L是晶体管的栅极长度，W是晶体管的沟道宽度。考虑到文献描述的由晶体管反型区和失配量造成的σ (ΛΙ/gm)的变化特性与I/ V (LW)成比例的事实，如果旨在减少失配量以等于或小于弱反型区中的特定裕量，则一般来说，没有选择而只能扩大晶体管的沟道面积以大于在强反型区中设计的沟道面积。本申请的专利技术人考虑到了在文献中已经报道的现象“随着晶体管中流动的电流值减少，σ (ΛΙ/gm)在弱反型区中增加”。本申请的专利技术人注意到以下事实在文献等中报道了存在在弱反型区即亚阈值区中出现驼峰特性的情况。驼峰特性意味着在弱反型区中在晶体管中流动的电流中形成了驼峰(突起)。文献解释了驼峰特性的原因。在沟道宽度方向上的沟道中心部分与沟道宽度方向上的沟道边缘之间的势垒高度不同，用于将电荷从源极激励到沟道。用Ic表示在沟道中心部分中流动的电流,并用Ie表示在沟道边缘中流动的电流。在沟道宽度方向上其沟道边缘比其沟道中心部分具有更本文档来自技高网...
【技术保护点】
一种半导体器件，包括：差分对晶体管；以及拖尾电流源，配置成供给可切换的拖尾电流，使得在所述差分对晶体管中流动的电流量可以在至少两个水平之间切换；其中，所述差分对晶体管中的每个都具有σ值(ΔI/gm)随着所述差分对晶体管中流动的电流的减少而单调减少的特性，其中，σ表示标准偏差，ΔI表示所述差分对晶体管中电流量的差值，且gm表示所述差分对晶体管的跨导。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：榊原清彦，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。