本发明专利技术由下述工序制造半导体装置，从而提高生产率，所述工序是：将多个半导体芯片(11)按照与上述金属薄膜电绝缘的方式固定在金属薄膜(30)上的工序；通过连接部件(13)将半导体芯片的电极焊盘(12)和上述金属薄膜进行电连接的工序；通过树脂层(15)来密封上述金属薄膜的上述半导体芯片和上述连接部件的工序；以及通过分割上述金属薄膜来形成薄膜端子(30A)的工序。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及。
技术介绍
已知不使用引线框而将半导体芯片封装化的半导体装置。这样的半导体装置预先在引线框上形成与电极焊盘的数量对应的数量的凹部，并在凹部内形成镀敷层，将电极焊盘和镀敷层进行引线接合，并通过成形进行树脂密封后，除去引线框。(例如，參照专利文献I)现有技术文献专利文献·专利文献I :日本专利第3181229号公报
技术实现思路
专利技术要解决的课题上述方法中，由于エ序数多，因此生产率降低。另外，由于半导体芯片的电极焊盘的数量、位置根据半导体芯片的功能.用途.尺寸不同而不同，因此需要对每个半导体芯片设计、形成引线框的数量和配置、进而在引线框上形成的镀敷层形成用的沟槽的位置，开发效率非常差。解决课题的方法本专利技术的半导体装置的特征在于，具有上表面具有多个电极焊盘的半导体芯片；在半导体芯片的下表面，分别以分离部进行分离而设置的多个薄膜端子；在半导体芯片和各薄膜端子之间设置的绝缘层；连接各半导体芯片的电极焊盘和各薄膜端子的连接部件；以及覆盖半导体芯片、从半导体芯片露出的多个薄膜端子、分离部上和连接部件而设置的树脂层。另外，本专利技术的半导体装置的制造方法的特征在于，具有准备具有电极焊盘的半导体芯片的エ序；准备面积比半导体芯片大的金属薄膜，并将半导体芯片按照与金属薄膜电绝缘的方式固定在金属薄膜上的エ序；通过连接部件将电极焊盘和金属薄膜进行电连接的エ序；在金属薄膜上形成覆盖半导体芯片和连接部件的绝缘层的エ序；以及将金属薄膜形成为规定形状的薄膜端子的エ序。进而，本专利技术的半导体装置的制造方法的特征在于，按照以下エ序的顺序进行，所述エ序是准备具有电极焊盘的半导体芯片的エ序；准备面积比上述半导体芯片大的金属薄膜，并将上述半导体芯片按照与上述金属薄膜电绝缘的方式固定在上述金属薄膜上的エ序；通过连接部件将上述电极焊盘和上述金属薄膜进行电连接的エ序；在上述金属薄膜上形成覆盖上述半导体芯片和上述连接部件的绝缘层的エ序；以及将上述金属薄膜形成为规定形状的薄膜端子的エ序。专利技术效果根据本专利技术，由于在形成与半导体芯片的电极焊盘连接的薄膜端子时，不需要使用引线框，因而不需要对引线框实施加工，因此可提高开发效率和生产率。附图说明图I是表示本专利技术的半导体装置的第一实施方式的放大立体图。图2是用于说明图I的半导体装置的制造方法的立体图。图3是用于说明接着图2的エ序的立体图。图4是用于说明接着图3的エ序的立体图。图5是用于说明接着图4的エ序的立体图。图6是用于说明接着图5的エ序的立体图。·图7是用于说明接着图6的エ序的立体图。图8是用于说明接着图7的エ序的立体图，是相对于图2 图7将正反面反转而从背面侧观察的图。图9是用于说明图I的半导体装置的制造方法的放大截面图，是在图2表示的エ序中，图示了 I个半导体装置形成区域内的图。图10是用于说明接着图9的エ序的放大截面图，对应于图3表示的エ序。图11是用于说明接着图10的エ序的放大截面图，对应于图4表不的エ序。图12是用于说明接着图11的エ序的放大截面图，对应于图5表不的エ序。图13是用于说明接着图12的エ序的放大截面图，对应于图6表示的エ序。图14是用于说明接着图13的エ序的放大截面图，对应于图7表不的エ序。图15是用于详细说明金属薄膜的变形部的放大截面图。图16是表示将本专利技术的半导体装置安装在电路基板上的状态的放大截面图。图17是用于说明本专利技术的半导体装置及其制造方法的第二实施方式的放大截面图。图18是用于说明接着图17的エ序的放大截面图。图19是用于说明接着图18的エ序的放大截面图。图20是用于说明接着图19的エ序的放大截面图。图21是用于说明接着图20的エ序的放大截面图。图22是表示本专利技术的半导体装置的第一变形例的放大截面图。图23是表示本专利技术的半导体装置的第二变形例的放大截面图。图24是表示本专利技术的半导体装置的制造方法的其他例的放大立体图。图25是表示涉及本专利技术的半导体装置的制造方法且与图24不同的其他例的放大立体图。图26是用于说明本专利技术的半导体装置的第三实施方式的图，图26(A)为俯视图，图26(B)为图26(A)的XXVIB-XXVIB线切断截面图，图26(C)为仰视图。具体实施例方式(实施方式I)以下，对于本专利技术的半导体装置的第一实施方式进行说明。图I为本专利技术的半导体装置的放大立体图。半导体装置10在半导体芯片11的下表面具有被分离部16分离的多个薄膜端子30A。半导体芯片11通过将形成集成电路的半导体晶片进行切割而得到。半导体芯片11具有露出表面的多个电极焊盘12。虽然未图示，但在电极焊盘12的周围形成ニ氧化硅或者进而在其上形成聚酰亚胺膜等的保护膜。虽然在图I中，电极焊盘12形成为凸块状，但不一定必须从上表面突出。薄膜端子30A具有从半导体芯片11的周围突出的部分，在该突出的部分接合导线(连接部件)13的一端。将导线13的另一端与电极焊盘12进行接合。因此，各薄膜端子30A与对应的电极焊盘12通过导线13进行电连接。并且，半导体芯片11、从半导体芯片11的外表突出的薄膜端子30A以及分离部16和导线13被环氧树脂等热固型的树脂层15覆盖。另外，图I的半导体装置10作为分别具有4个半导体芯片11的电极焊盘12和薄膜端子30A的例子来进行图示，但这是为了图示的方便，实际上在半导体芯片11的上表面形成了许多电极焊盘12，在半导体芯片11的下表面侧形成了与电极焊盘20对应的数量的·薄膜端子30A。薄膜端子30A由铝等的金属箔形成，没有限定的意思，但以其厚度为30 100 y m左右的方式非常薄地形成。各薄膜端子30A具有变形部20。图15为变形部20的放大截面图。变形部20从与树脂层15相対的面侧向外面侧(換言之，从图15的上表面侧向下表面侧)突出，大致具有外形为半球形状、其中央部有下陷部的形状。更详细地说，变形部20的半球状的突出部22的内侧形成具有最深部23a的沟槽23，具有从沟槽23的最深部23a向内侧以直线状立起的斜面部23b。就变形部20的中央部分而言，上表面21a具有与变形部20的周围的20a处在同一平面的平坦的连接部21，沟槽23的斜面部23b支持该连接部21。在连接部21的上表面21a上接合上述的导线13的一端。双点划线表示导线13的接合状态。从外侧看时，连接部21和沟槽23的斜面部23b形成圆锥体形状的下陷部24，在该下陷部24内填充用干与外部端子连接的导电性的连接材料，后面会详述。回到图1，树脂层15也填充在变形部20的沟槽23内，如后所述，成为伴随树脂层15的固化而确实保持各薄膜端子30A的构成。半导体装置10的外形尺寸可以设为2 5mm(长度)X2 5mm(宽度)X0. 3 0. 8mm(厚度)，从而可以生产效率和可靠性高、且有效地生产小尺寸的半导体装置10。以下，说明第一实施方式的半导体装置的制造方法的一例。图2 图8为用于说明本专利技术的半导体装置的制造方法的一例的放大立体图，图9 图14分别为图2 图7对应的放大截面图。但是，图2 图8图示了同时形成许多半导体装置的方法，与此相对，图9 图14为了说明的方便，对于ー个半导体装置图示了用于说明其制造过程的截面图。首先，如图2图示的那样，准备可形成许多半导体装置10的尺寸的金属薄膜30，并通过具有粘接性的绝本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】
【专利技术属性】
技术研发人员：山地隆，加藤贵章，
申请(专利权)人：青井电子株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。