一种薄膜场效应晶体管阵列基板及其制造方法技术

本发明专利技术实施例提供一种薄膜场效应晶体管阵列基板及其制造方法，涉及液晶显示技术领域，以解决难于对基板上各个像素的TFT特性进行检测的问题。该薄膜场效应晶体管阵列基板，包括由栅线、数据线、薄膜场效应晶体管、像素电极和公共电极构成的有效像素区域；还包括：在有效像素区域边缘的栅线的外侧，还设置有与该栅线同层的测试栅线，测试栅线与有效像素区域内的各条数据线交叉形成多个测试区域；在每个测试区域中，形成有与测试栅线电连接的测试栅极、测试半导体有源层、与有效像素区域内的数据线电连接的测试源极，以及测试漏极；在每个所述测试区域中，还形成有与测试漏极电连接的测试接触区。本发明专利技术用于检测TFT阵列基板。

【技术实现步骤摘要】

本专利技术涉及液晶显示
，尤其涉及。
技术介绍
液晶显示器(Liquid Crystal Display,简称LCD)已经是显示器领域的主流产品。其工作原理主要是利用电场来控制液晶分子的排列状态，进而控制背光源产生的光线能否通过液晶从而显现所需的显示图像。目前，电场控制液晶分子的主流技术包括TNCTwistedNematic,扭曲向列)型，IPS (In-Plane Switching,平面转换)型和 AD-SDS (ADvancedSuper Dimension Switch,简称ADS,高级超维场转换技术)型等运用竖直电场、横向电场或者多维电场驱动液晶旋转的技术。 其中，ADS驱动模式主要通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高TFT-IXD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(push Mura)等优点。针对IPS型和ADS型液晶显示器的TFT (Thin Film Transistor,薄膜场效应晶体管)阵列基板，一种情况是基板上的像素(Pixel)电极埋设在保护层之下，位于里层，之后再在该保护层上形成公共电极层。由于像素电极埋设在里层，因而难于对基板上各个像素的TFT特性进行检测，限制了 TFT阵列基板的良品率提升。
技术实现思路
本专利技术提供，以解决难于对基板上各个像素的TFT特性进行检测的问题。为达到上述目的，本专利技术的实施例采用如下技术方案—方面，提供一种薄膜场效应晶体管阵列基板，包括由栅线、数据线、薄膜场效应晶体管、像素电极和公共电极构成的有效像素区域；还包括在所述有效像素区域边缘的栅线的外侧，还设置有与所述栅线同层的测试栅线，所述测试栅线与所述有效像素区域内的各条数据线交叉形成多个测试区域；在每个所述测试区域中，形成有与所述测试栅线电连接的测试栅极、测试半导体有源层、与所述有效像素区域内的数据线电连接的测试源极，以及测试漏极；在每个所述测试区域中，还形成有与所述测试漏极电连接的测试接触区。进一步地，在所述有效像素区域中，所述像素电极与所述薄膜场效应晶体管的漏极电极连；在所述像素电极上覆盖有第一保护层；所述公共电极形成在所述第一保护层上。进一步地，所述测试区域内的所述测试接触区形成在所述第一保护层上，与所述公共电极同层。进一步地，所述测试区域的结构包括基板；形成在所述基板上的测试栅线、测试栅极；形成在所述测试栅线、测试栅极上的栅绝缘层；形成在所述栅绝缘层上的测试半导体有源层；形成在所述基板上的数据线、测试源极、测试漏极；形成在所述基板上的覆盖所述有效像素区域内像素电极的第一保护层；所述第一保护层上含有露出所述测试漏极的第一过孔；形成在所述第一保护层上的通过所述第一过孔与所述测试漏极电连接的测试接触区。进一步地，在所述公共电极上还覆盖有第二保护层；所述测试区域内的所述测试接触区形成在所述第二保护层上。进一步地，所述测试区域的结构包括基板；形成在所述基板上的测试栅线、测试栅极；形成在所述测试栅线、测试栅极上的栅绝缘层；形成在所述栅绝缘层上的测试半导体有源层；形成在所述基板上的数据线、测试源极、测试漏极；形成在所述基板上的覆盖所·述有效像素区域内像素电极的第一保护层；形成在所述基板上的覆盖所述有效像素区域内公共电极的第二保护层；所述第二保护层上含有穿透所述第一保护层露出所述测试漏极的第二过孔；形成在所述第二保护层上的通过所述第二过孔与所述测试漏极电连接的测试接触区。进一步地，所述测试栅线为一条，设置在所述有效像素区域一侧边缘的栅线的外侧。进一步地，所述测试栅线为两条，分别设置在所述有效像素区域两侧边缘的栅线的外侧。另一方面，提供一种薄膜场效应晶体管阵列基板的制造方法，包括通过构图工艺处理在基板上形成栅线、栅极；在所述栅线、所述栅极上形成栅绝缘层；在所述栅绝缘层上通过构图工艺处理形成半导体有源层；在所述基板上通过构图工艺形成数据线、源极和漏极；所述数据线与所述栅线交叉构成像素区域，并在除最外侧的栅线构成的像素区域中，通过构图工艺形成与所述漏极电连接的像素电极；在所述基板上形成保护层；在所述保护层上，在除所述最外侧的栅线构成的像素区域中，通过构图工艺形成公共电极；在所述最外侧的栅线构成的像素区域中通过构图工艺处理形成与所述漏极电连接的测试接触区。从上述方案中可以看出，在有效像素区域边缘的栅线外侧设置有测试栅线，该测试栅线与有效像素区域内的数据线构成测试区域。在测试区域内由于形成有TFT，以及与测试漏极电连接的测试接触区，因此可以通过向该测试接触区传输测试信号，实现对相关数据线、以及该数据线所连接的像素的TFT的检测，从而能够简便地测试出各个像素的TFT特性。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图I为本专利技术实施例提供的TFT阵列基板的俯视结构不意图；图2(a)为本专利技术实施例提供的TFT阵列基板测试区域的基板结构示意图；图2(b)为本专利技术实施例提供的TFT阵列基板有效像素区域的基板结构示意图；图3(a)为本专利技术实施例提供的TFT阵列基板测试区域的基板结构示意图；图3(b)为本专利技术实施例提供的TFT阵列基板有效像素区域的基板结构示意图；图4(a)为本专利技术实施例提供的TFT阵列基板测试区域的基板结构示意图；图 4(b)为本专利技术实施例提供的TFT阵列基板有效像素区域的基板结构示意图； 图5(a)为本专利技术实施例提供的TFT阵列基板测试区域的基板结构示意图；图5(b)为本专利技术实施例提供的TFT阵列基板有效像素区域的基板结构示意图；图6(a)为本专利技术实施例提供的TFT阵列基板测试区域的基板结构示意图；图6(b)为本专利技术实施例提供的TFT阵列基板有效像素区域的基板结构示意图；图7(a)为本专利技术实施例提供的TFT阵列基板测试区域的基板结构示意图；图7(b)为本专利技术实施例提供的TFT阵列基板有效像素区域的基板结构示意图；图8(a)为本专利技术实施例提供的TFT阵列基板测试区域的基板结构示意图；图8(b)为本专利技术实施例提供的TFT阵列基板有效像素区域的基板结构示意图。具体实施例方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术实施例提供的薄膜场效应晶体管阵列基板，以图I所示的基板俯视示意图为例进行说明。在图I中，横向的栅线12、13、14和纵向的数据线21、22、23、24横纵交叉确定了像素区域。在本实施例中，将栅线12、13、14和数据线21、22、23、24横纵交叉确定的像素区域称为有效像素区域。需要说明的是，本实施例中是以三条栅线和四条数据本文档来自技高网...

【技术保护点】
一种薄膜场效应晶体管阵列基板，包括由栅线、数据线、薄膜场效应晶体管、像素电极和公共电极构成的有效像素区域；其特征在于，还包括：在所述有效像素区域边缘的栅线的外侧，还设置有与所述栅线同层的测试栅线，所述测试栅线与所述有效像素区域内的各条数据线交叉形成多个测试区域；在每个所述测试区域中，形成有与所述测试栅线电连接的测试栅极、测试半导体有源层、与所述有效像素区域内的数据线电连接的测试源极，以及测试漏极；在每个所述测试区域中，还形成有与所述测试漏极电连接的测试接触区。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘旭，朴承翊，石天雷，杨玉清，辛燕霞，
申请(专利权)人：京东方科技集团股份有限公司，成都京东方光电科技有限公司，
类型：发明
国别省市：