本发明专利技术提出了一种带有张应变薄膜应变源的双栅场效应晶体管及其制备方法，该双栅场效应晶体管包括半导体材料，栅介质层，栅极，张应变薄膜应变层，该张应变薄膜应变层形成在所述绝缘介质层上，用于在导电沟道区引入沿沟道方向上的张应变，源区电极和漏区电极。本发明专利技术在器件表面覆盖一层张应变薄膜应变层，在制备过程中张应变薄膜膨胀在沟道区域引入沿沟道方向上较大的张应变，从而在源沟道界面及附近区域引入双轴张应变，该应变有利于沟道的GeSn导带Γ点下降，由间接带隙转变为直接带隙，增大电流，提高器件工作电流，导通电阻降低。
【技术实现步骤摘要】
【专利摘要】本专利技术提出了一种，该双栅场效应晶体管包括半导体材料，栅介质层，栅极，张应变薄膜应变层，该张应变薄膜应变层形成在所述绝缘介质层上，用于在导电沟道区引入沿沟道方向上的张应变，源区电极和漏区电极。本专利技术在器件表面覆盖一层张应变薄膜应变层，在制备过程中张应变薄膜膨胀在沟道区域引入沿沟道方向上较大的张应变，从而在源沟道界面及附近区域引入双轴张应变，该应变有利于沟道的GeSn导带Γ点下降，由间接带隙转变为直接带隙，增大电流，提高器件工作电流，导通电阻降低。【专利说明】
本专利技术涉及半导体设计及制造
，特别涉及一种。
技术介绍
随着集成电路技术的深入发展，晶圆尺寸的提高以及芯片特征尺寸的缩小可以满足微型化、高密度化、高速化、高可靠性和系统集成化的要求。根据国际半导体技术蓝图(International Technology Roadmap for Semiconductors, ITRS)的预测，当集成电路技术节点到10纳米以下的时候，应变Si材料已经不能满足需要，要引入高载流子迁移率材料来提升芯片性能。 理论和实验显示GeSn具有比纯Ge材料更高的载流子迁移率。理论计算显示通过调节Sn组分和GeSn的应变,可以把间接带隙结构GeSn转变成直接带隙结构,这样导电电子由L能谷电子变成了 gamma能谷的电子，导电电子的有效质量大大降低，从而电子迁移率大大提高(Physical Review B, vol.75, pp.045208, 2007)。对于弛豫的GeSn材料，当Sn的组分达到6.5% -11 %的时候,GeSn就会变成直接带隙(Journal of Applied Physics, 113,073707, 2013 以及其中的参考文献)。Sn 在 Ge 中的固溶度(〈1%)很低，使得制备高质量、无缺陷的GeSn的工作很难。现在用外延生长的方法可制备出 Sn 组分达到 20% 的 GeSn 材料。但是随着Sn组分的增加，材料质量和热稳定型都会变差，因此单纯依靠提高Sn的组分实现直接带隙GeSn材料，比较困难。
技术实现思路
本专利技术旨在至少解决现有技术中存在的技术问题，特别创新地提出了一种。为了实现本专利技术的上述目的，根据本专利技术的第一个方面，本专利技术提供了一种带有张应变薄膜应变源的双栅场效应晶体管，其包括:半导体材料，所述半导体材料具有第一表面和第二表面，在所述半导体材料的第一表面上形成源区、漏区和导电沟道区，所述源区、漏区和导电沟道区的连接线与所述半导体材料的第一表面平行，所述源区、漏区和导电沟道区均凸出于所述半导体材料相同的高度，所述导电沟道区位于所述源区和漏区之间，所述导电沟道具有第一导电面和第二导电面；栅介质层，所述栅介质层形成在所述半导体材料的第一表面上，且位于所述导电沟道区的第一导电面的侧面和第二导电面的侧面；栅极，所述栅极形成在所述半导体材料的第一表面上，且位于所述栅介质层的侧面；绝缘介质层，所述绝缘介质层形成在所述栅极、源极和漏极的侧壁上；张应变薄膜应变层，所述张应变薄膜应变层形成在所述绝缘介质层上，用于在导电沟道区引入沿沟道方向上的张应变；源区电极和漏区电极，所述源区电极与所述源区接触，所述漏区电极与所述漏区接触。本专利技术的带有张应变薄膜应变源的双栅场效应晶体管在器件表面覆盖一层张应变薄膜应变层，在制备过程中张应变薄膜膨胀在沟道区域引入沿沟道方向上较大的张应变，从而在源沟道界面及附近区域引入双轴张应变，该应变有利于沟道的GeSn导带gamma点下降，由间接带隙转变为直接带隙，增大电流，提高器件工作电流，导通电阻降低。在本专利技术的一种优选实施方式中，所述源区、漏区和导电沟道区的材料为单晶GeSn材料，其通式为Ge^Snz，其中，O ^ z ^ 0.25。电子的迁移率高。在本专利技术的另一种优选实施方式中，所述张应变薄膜应变层的材料为Ca2SiO4，所述Ca2SiO4生长时为单斜晶相，生长完成后退火转变成菱形晶相，体积膨胀，从而形成张应力，有利于沟道的GeSn导带gamma点下降，由间接带隙转变为直接带隙，增大电流，提高器件工作电流，导通电阻降低。在本专利技术的一种优选实施方式中，当所述张应变薄膜应变层是绝缘材料时，不需要所述绝缘介质层，所述张应变薄膜应变层形成在所述所述栅极、源极和漏极的侧壁上，用于在导电沟道区引入沿沟道方向上的张应变。从而节约工艺流程，降低成本，提高可靠性。在本专利技术的一种优选实施方式中，所述张应变薄膜应变层为不连续的张应变薄膜应变层。可以在局部引入张应变。在本专利技术的另一种优选实施方式中，所述张应变薄膜应变层将栅，源，漏全部覆盖；或者将栅全部覆盖并且将源区、漏区暴露。保证在导电沟道区引入张应变。在本专利技术的一种优选实施方式中，所述张应变薄膜应变层厚度为3nm到llnm。既能够引入足够的张应力又 防止张应变薄膜应变层弛豫。在本专利技术的一种优选实施方式中，所述绝缘介质层为Si，SiO2，氮化硅，氮氧化硅层之一或任意多层的组合。起覆盖保护的作用，提高可靠性。为了实现本专利技术的上述目的，根据本专利技术的第二个方面，本专利技术提供了一种制备带有张应变薄膜应变源的双栅场效应晶体管的方法，包括如下步骤:SI，提供衬底，在所述衬底上外延形成外延层；S2,光刻,在掩膜掩蔽的情况下刻蚀外延层使外延层凸出于所述衬底一定的高度，所述外延层凸台中一部分为导电沟道区；S3，在外延层上形成栅介质层，刻蚀栅介质层，仅保留导电沟道区侧面的栅介质层；S4，在外延层上形成伪栅极层，刻蚀伪栅极层，仅保留栅介质层侧面的栅极；S5，光刻，在掩膜掩蔽的情况下进行离子注入，注入类型与外延层相反，并扩散形成源区和漏区；S6，淀积形成绝缘介质层；S7，淀积形成张应变薄膜应变层；S8，光刻，刻蚀去掉伪栅极层；S9，淀积形成金属栅。本专利技术的制备方法流程简单，其形成的张应变薄膜应变层在沟道区域引入沿沟道方向上较大的张应变，这种应变状态有利于沟道的GeSn导带gamma点下降，由间接带隙转变为直接带隙，增大电流，提高器件工作电流，导通电阻降低。本专利技术的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本专利技术的实践了解到。【专利附图】【附图说明】本专利技术的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中:图1是本专利技术一种优选实施例中带有张应变薄膜应变源的双栅场效应晶体管T的结构示意图；图2至图8是制备带有张应变薄膜应变源的双栅场效应晶体管的流程图；图9是对图8所示结构利用COMSOL软件得到的晶体管变形图；图10为对图8所示结构利用COMSOL软件得到的沿x方向的应力分布图；图11为对图8所示结构利用COMSOL软件得到的沿y方向的应力分布图。附图标记:101导电沟道区；102源区；103漏区；104栅介质层；105栅极；106绝缘介电质层；107张应变薄膜应变层；108伪栅。 【具体实施方式】下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本专利技术，而不能理解为对本专利技术的限制。在本专利技术的描述中，需要理解的是，术语“纵向”、“横向”、“上”本文档来自技高网...
【技术保护点】
一种带有张应变薄膜应变源的双栅场效应晶体管，其特征在于，包括：半导体材料，所述半导体材料具有第一表面和第二表面，在所述半导体材料的第一表面上形成源区、漏区和导电沟道区，所述源区、漏区和导电沟道区的连接线与所述半导体材料的第一表面平行，所述源区、漏区和导电沟道区均凸出于所述半导体材料相同的高度，所述导电沟道区位于所述源区和漏区之间，所述导电沟道具有第一导电面和第二导电面；栅介质层，所述栅介质层形成在所述半导体材料的第一表面上，且位于所述导电沟道区的第一导电面的侧面和第二导电面的侧面；栅极，所述栅极形成在所述半导体材料的第一表面上，且位于所述栅介质层的侧面；绝缘介质层，所述绝缘介质层形成在所述栅极、源极和漏极的侧壁上；张应变薄膜应变层，所述张应变薄膜应变层形成在所述绝缘介质层上，用于在导电沟道区引入沿沟道方向上的张应变；源区电极和漏区电极，所述源区电极与所述源区接触，所述漏区电极与所述漏区接触。
【技术特征摘要】
【专利技术属性】
技术研发人员：刘艳，韩根全，赵斌，张庆芳，
申请(专利权)人：重庆大学，
类型：发明
国别省市：重庆;85
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。