带有压应变薄膜应变源的双栅p沟道MOSFET及制备方法技术

本发明专利技术提出了一种带有压应变薄膜应变源的双栅p沟道MOSFET及制备方法，该MOSFET器件包括源区、漏区和导电沟道区，栅介质层，栅极，绝缘介质层，压应变薄膜应变层，栅介质层形成在半导体材料的第一表面上，且位于导电沟道区的第一导电面的侧面和第二导电面的侧面；栅极形成在半导体材料的第一表面上，且位于所述栅介质层的侧面；绝缘介质层形成在栅极、源极和漏极的侧壁上；压应变薄膜应变层形成在绝缘介质层的侧壁上，用于在导电沟道区引入沿沟道方向上的压应变。本发明专利技术器件表面覆盖一层压应变薄膜应变层，在沟道区域引入沿沟道方向上较大的压应变，有利于减小空穴有效质量，提高空穴迁移率，提高器件工作电流，导通电阻降低。

【技术实现步骤摘要】
带有压应变薄膜应变源的双栅p沟道MOSFET及制备方法
本专利技术涉及半导体设计及制造
，特别涉及一种带有压应变薄膜应变源的双栅p沟道MOSFET(metaloxidesemiconductorfieldeffecttransistor,金属氧化物半导体场效应晶体管)及制备方法。
技术介绍
随着集成电路技术的快速及深入发展，晶圆尺寸的提高以及芯片特征尺寸的缩小可以满足微型化、高密度化、高速化、高可靠性和系统集成化的要求。根据国际半导体技术蓝图(InternationalTechnologyRoadmapforSemiconductors，ITRS)2012的预测，当集成电路技术节点到10纳米以下的时候，应变Si材料已经不能满足需要，需要引入高载流子迁移率材料MOSFET来提升芯片性能，例如Ge和GeSn。GeSn具有比纯Ge材料更高的空穴迁移率，是制备p沟道MOSFET器件的理想材料(InternationalElectronDevicesMeeting,pp.402-403,2011；InternationalElectronDevicesMeeting,pp.375-378,2012)。实验和理论都证明在GeSn沟道区域引入沿沟道方向的压应变越大，器件的空穴迁移率就越高，器件电学性能就越好(IEEEElectronDeviceLetters,vol.34,no.7,pp.831-833,2013；PhysicalReviewB,vol.75,no.4,pp.045208,2007)。目前，报道的压应变GeSnp沟道MOSFET器件是GeSn沟道生长在Ge衬底或者Ge缓冲层上面，提高GeSn沟道压应变的方法就是提高Sn的组分。但是Sn组分太高就会引起GeSn材料热稳定性变差，易出现Sn原子的偏析。
技术实现思路
本专利技术旨在至少解决现有技术中存在的技术问题，特别创新地提出了一种带有压应变薄膜应变源的双栅p沟道MOSFET及制备方法。为了实现本专利技术的上述目的，根据本专利技术的第一个方面，本专利技术提供了一种带有压应变薄膜应变源的双栅p沟道MOSFET，包括半导体材料，所述半导体材料具有第一表面和第二表面，在所述半导体材料的第一表面上形成源区、漏区和导电沟道区，所述源区、漏区和导电沟道区的连接线与所述半导体材料的第一表面平行，所述源区、漏区和导电沟道区均凸出于所述半导体材料相同的高度，所述导电沟道区位于所述源区和漏区之间，所述导电沟道区具有第一导电面和第二导电面；所述导电沟道区的掺杂类型为n型，所述源区和漏区的掺杂类型为p型；栅介质层，所述栅介质层形成在所述半导体材料的第一表面上，且位于所述导电沟道区的第一导电面的侧面和第二导电面的侧面；栅极，所述栅极形成在所述半导体材料的第一表面上，且位于所述栅介质层的侧面；绝缘介质层，所述绝缘介质层形成在所述栅极、源区和漏区的侧壁上；压应变薄膜应变层，所述压应变薄膜应变层形成在所述绝缘介质层上，用于在导电沟道区引入沿沟道方向上的压应变；源区电极和漏区电极，所述源区电极与所述源区接触，所述漏区电极与所述漏区接触。本专利技术的带有压应变薄膜应变源的双栅p沟道MOSFET在器件表面覆盖一层压应变薄膜应变层，该绝缘应变层在沟道区域引入沿沟道方向上较大的压应变，这种应变状态有利于减小空穴有效质量，提高空穴迁移率，从而提高器件工作电流，导通电阻降低。在本专利技术的一种优选实施方式中，所述源区、漏区和导电沟道区的材料为单晶GeSn材料，其通式为Ge1-zSnz，其中，0≤z≤0.25。空穴的迁移率高。在本专利技术的另一种优选实施方式中，所述压应变薄膜应变层的材料为Ge2Sb2Te5，能够在沟道区引入压应力。在本专利技术的再一种优选实施方式中，所述Ge2Sb2Te5，生长时为无定型Ge2Sb2Te5，生长完成后退火转变为多晶Ge2Sb2Te5。通过具有残余压应力的压应变薄膜层收缩，从而会在沟道区域引入沿沟道方向上较大的压应变。这种应变状态有利于减小空穴有效质量，提高空穴迁移率，从而提高器件工作电流。在本专利技术的一种优选实施方式中，所述压应变薄膜应变层为不连续的压应变薄膜应变层，可以在局部引入压应变。在本专利技术的另一种优选实施方式中，所述压应变薄膜应变层将栅极，源区，漏区全部覆盖；或者将栅极全部覆盖并且将源区、漏区暴露。保证在导电沟道区引入压应变。在本专利技术的一种优选实施方式中，所述压应变薄膜应变层厚度为3nm到11nm。既能够引入足够的压应力又防止压应变薄膜应变层弛豫。在本专利技术的一种优选实施方式中，所述绝缘介质层为Si，SiO2，氮化硅，氮氧化硅层之一或任意多层的组合。起覆盖保护的作用，提高可靠性。为了实现本专利技术的上述目的，根据本专利技术的第二个方面，本专利技术提供了一种制备带有压应变薄膜应变源的双栅p沟道MOSFET的方法，包括如下步骤：S1，提供衬底，在所述衬底上外延形成外延层，所述外延层为n型掺杂；S2，光刻，在掩膜掩蔽的情况下刻蚀外延层使外延层凸出于所述衬底一定的高度形成外延层凸台，所述外延层凸台中一部分为导电沟道区；S3，在外延层上形成栅介质层，刻蚀栅介质层，仅保留导电沟道区侧面的栅介质层；S4，在外延层上形成伪栅极层，刻蚀伪栅极层，仅保留栅介质层侧面的伪栅极层；S5，光刻，在掩膜掩蔽的情况下进行离子注入，注入类型与外延层相反，并扩散形成源区和漏区；S6，淀积形成绝缘介质层；S7，淀积形成压应变薄膜应变层；S8，光刻，刻蚀去掉伪栅极层；S9，淀积形成金属栅。本专利技术的制备方法流程简单，其形成的压应变薄膜应变层在沟道区域引入沿沟道方向上较大的压应变，这种应变状态有利于减小空穴有效质量，提高空穴迁移率，从而提高器件工作电流，导通电阻降低。本专利技术的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本专利技术的实践了解到。附图说明本专利技术的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：图1是本专利技术一种优选实施例中带有压应变薄膜应变源的双栅p沟道MOSFET的结构示意图；图2至图8是制备带有压应变薄膜应变源的双栅p沟道MOSFET的流程图；图9是对图8所示结构利用COMSOL软件得到的器件形变图；图10为对图8所示结构利用COMSOL软件得到的应力分布图。附图标记：101导电沟道区；102源区；103漏区；104栅介质层；105栅极；106绝缘介电质层；107压应变薄膜应变层；108伪栅。具体实施方式下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本专利技术，而不能理解为对本专利技术的限制。在本专利技术的描述中，需要理解的是，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。在本专利技术的描述中，除非另有规定和限定，需要说明的是，术语“安装”、“相连”、“连接”应做广义理解，例本文档来自技高网...

【技术保护点】
一种带有压应变薄膜应变源的双栅p沟道MOSFET，特征在于，包括：半导体材料，所述半导体材料具有第一表面和第二表面，在所述半导体材料的第一表面上形成源区、漏区和导电沟道区，所述源区、漏区和导电沟道区的连接线与所述半导体材料的第一表面平行，所述源区、漏区和导电沟道区均凸出于所述半导体材料相同的高度，所述导电沟道区位于所述源区和漏区之间，所述导电沟道具有第一导电面和第二导电面；所述导电沟道区的掺杂类型为n型，所述源区和漏区的掺杂为p型；栅介质层，所述栅介质层形成在所述半导体材料的第一表面上，且位于所述导电沟道区的第一导电面的侧面和第二导电面的侧面；栅极，所述栅极形成在所述半导体材料的第一表面上，且位于所述栅介质层的侧面；绝缘介质层，所述绝缘介质层形成在所述栅极、源极和漏极的侧壁上；压应变薄膜应变层，所述压应变薄膜应变层形成在所述绝缘介质层上，用于在导电沟道区引入沿沟道方向上的压应变；源区电极和漏区电极，所述源区电极与所述源区接触，所述漏区电极与所述漏区接触。

【技术特征摘要】
1.一种带有压应变薄膜应变源的双栅p沟道MOSFET，特征在于，包括：半导体材料，所述半导体材料具有第一表面和第二表面，在所述半导体材料的第一表面上形成源区、漏区和导电沟道区，所述源区、漏区和导电沟道区的连接线与所述半导体材料的第一表面平行，所述源区、漏区和导电沟道区均凸出于所述半导体材料相同的高度，所述导电沟道区位于所述源区和漏区之间，所述导电沟道区具有第一导电面和第二导电面；所述导电沟道区的掺杂类型为n型，所述源区和漏区的掺杂类型为p型；栅介质层，所述栅介质层形成在所述半导体材料的第一表面上，且位于所述导电沟道区的第一导电面的侧面和第二导电面的侧面；栅极，所述栅极形成在所述半导体材料的第一表面上，且位于所述栅介质层的侧面；绝缘介质层，所述绝缘介质层形成在所述栅极、源区和漏区的侧壁上；压应变薄膜应变层，所述压应变薄膜应变层形成在所述绝缘介质层上，用于在导电沟道区引入沿沟道方向上的压应变；源区电极和漏区电极，所述源区电极与所述源区接触，所述漏区电极与所述漏区接触。2.如权利要求1所述的带有压应变薄膜应变源的双栅p沟道MOSFET，其特征在于，所述源区、漏区和导电沟道区的材料为单晶GeSn材料，其通式为Ge1-zSnz，其中，0≤z≤0.25。3.如权利要求1所述的带有压应变薄膜应变源的双栅p沟道MOSFET，其特征在于，所述压应变薄膜应变层的材料为Ge2Sb2Te5。4.如权利要求3所述的带有压应变薄膜应变源的双栅p沟道MOSFET，其特征在于，所述Ge2Sb2Te5，生长时为无定型Ge2Sb2Te5，生长完成后退火使之转变为多晶Ge2Sb2Te5。5.如权利要求1所述的带有压应变薄...

【专利技术属性】
技术研发人员：刘艳，韩根全，赵斌，张庆芳，
申请(专利权)人：重庆大学，
类型：发明
国别省市：重庆;85