无结晶体管及其制造方法技术

本申请提供了一种无结晶体管，包括衬底；以鳍状结构设置在衬底上的埋入电介质层；穿过埋入电介质层设置在衬底中的掺杂区域；设置在埋入电介质层及掺杂区域上方的半导体层；设置在半导体层上的栅极结构以及源/漏极结构。本申请还提供了一种无结晶体管的制备方法，包括在衬底上形成具有鳍状结构的埋入电介质层；对该埋入电介质层进行图案化刻蚀直至暴露出衬底；在暴露的衬底上进行外延生长，并进行第一次掺杂形成掺杂区域；在埋入电介质层以及掺杂区域上沉积半导体层，并对半导体层进行第二次掺杂。通过本申请提供的无结晶体管及其制备方法，使得源/漏极结构设置在电介质层上，阻隔了源/漏结构与硅衬底之间的直接接触，从而降低了结电容。

【技术实现步骤摘要】
无结晶体管及其制造方法
本申请涉及半导体及半导体制造工艺领域，尤其涉及无结晶体管及其制造方法。
技术介绍
半导体工艺工业的发展追求更高器件密度、更高性能和更低成本的纳米技术工艺。由于此种发展的出现，制造和设计两方面问题的挑战致使三维设计得到发展，诸如鳍状场效应晶体管器件。典型的鳍状场效应晶体管器件利用从衬底中延伸出来的鳍制造而成。虽然这种鳍状结构在一定程度上减小了短沟道效应并增大了电流。然而，高寄生电阻对鳍状场效应晶体管器件的漏极电流量产生了不良影响。最近研制出的无结晶体管结构无疑为半导体器件的进一步发展提供了一条新的途径。无结晶体管打破了常规的半导体结构，在源极和漏极与沟道区之间没有结的存在。相比传统的结型晶体管，无结晶体管的源极、漏极与沟道共用一个具有同一掺杂极性的半导体结构，进而使得半导体器件表现出更加良好的性能。现有的两种无结晶体管结构如图1a和图1b所示。图1a示出了在体硅上形成的无结晶体管。衬底110’上设置了掺杂有其他元素的半导体材料层140’，半导体材料层140’上沉积栅极154’，栅极结构154’包围部分半导体材料层140’，源/漏极结构160’形成在栅极结构154’两侧的半导体材料层140’中；图1b示出了在绝缘体硅（SOI）上形成的无结晶体管，衬底110’中具有绝缘层120’，在绝缘层120’上沉积掺杂有其他元素的半导体材料层140’，在半导体材料层140’上沉积栅极结构154’，栅极结构154’包围部分半导体材料层140’，然后在栅极结构154’两侧的半导体材料层140’中形成源/漏极结构160’。这两种方式虽然在一定程度上提高了半导体器件的性能，但也存在一定问题，例如，对于如图1a所示结构的半导体器件，源/漏极结构仍然与体硅形成接触，导致接触区域的电容增大；对于如图1b所示结构的半导体器件，由于绝缘层的存在，导致半导体器件的自加热效应明显升高。
技术实现思路
本申请提供了一种无结晶体管，包括：衬底；埋入电介质层，以鳍状结构设置在衬底上；掺杂区域，穿过埋入电介质层设置在衬底中；半导体材料层，设置在埋入电介质层及掺杂区域上方；栅极结构，设置在半导体材料层上方并包围部分半导体材料层；以及源/漏极结构，设置在位于栅极结构两侧的半导体材料层中。本申请还提供了一种无结晶体管的制造方法，包括：在衬底上设置埋入电介质层，并将该埋入电介质层图案化成鳍状结构；对埋入电介质层进行图案化刻蚀直至暴露出衬底，在埋入电介质层中形成凹槽结构；在凹槽结构中进行半导体材料外延生长，形成外延生长区域，并进行第一次掺杂形成掺杂区域；在埋入电介质层以及掺杂区域上设置半导体材料层，并对半导体材料层进行第二次掺杂；在半导体材料层上形成栅极材料，该栅极结构包围部分半导体材料层；以及进行第三次掺杂，在所述栅极结构两侧的半导体材料层中形成源/漏极结构。通过本申请提供的无结晶体管及其制备方法，使得源/漏极结构设置在电介质层上，阻隔了源/漏极结构与硅衬底之间的接触，从而降低了结电容；另外，通过在衬底上设置掺杂区域，隔断了电介质层，从而避免了电介质层产生的自加热效应。附图说明图1a和1b示出了现有无结晶体管的横截面示意图；图2示出了本申请提供的一种无结晶体管的横截面示意图；图3和图4示出了本申请提供的另一无结晶体管的横截面示意图；图5示出了本申请提供的无结晶体管的制造方法流程示意图；图6-11示出了本申请提供无结晶体管制造方法的一种具体实施方式中不同步骤的晶体管横截面图；图12-21示出了本申请提供无结晶体管制造方法的另一具体实施方式中不同步骤的晶体管横截面图；图22-27示出了本申请提供无结晶体管制造方法的再一具体实施方式中不同步骤的晶体管横截面图。具体实施方式下面将结合本申请实施例，对本申请的技术方案进行详细的说明，但如下实施例仅是用以理解本申请，而不能限制本申请，本申请中的实施例及实施例中的特征可以相互组合，本申请可以由权利要求限定和覆盖的多种不同方式实施。需要注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本专利技术的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于“包含”和/或“包括”时，其指明存在特征、步骤、器件和/或它们的组合。为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“上面的”等，用来描述如在图中所示的一个器件或特征在其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在途中所描述的方位之外的在使用操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构件之下”。因为，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。图2示出了本申请提供的一种无结晶体管100的横截面示意图。该半导体器件包括衬底110，在衬底110具有以鳍状结构设置在衬底110上的埋入电介质层120。在衬底110和埋入电介质层120上设置有掺杂区域130，掺杂区域130穿过埋入电介质层120设置在衬底110中，也就是说，埋入电介质层120被掺杂区域130隔断，并且掺杂区域130向衬底110内部延伸；在埋入电介质层120和掺杂区域130上进一步设置有半导体材料层140，以及在半导体材料层140上方设置的栅极结构150；栅极结构150包围半导体材料层的至少一部分，优选地，栅极结构150进一步包括栅极介电层152和栅电极层154；并且，位于栅极结构150两侧的半导体材料层140中设置有源/漏极结构160。本申请提供的无结晶体管的源/漏极结构160设置在埋入电介质层120上，阻隔了源/漏极结构160与衬底110之间的接触，从而降低了结电容；另外，通过在衬底上设置掺杂区域130，隔断了埋入电介质层120，从而避免了埋入电介质层120导致的自加热效应。因为形成该埋入电介质层的材料通常为氧化物，所以本申请所指埋入电介质层又称为埋入氧化物层。埋入电介质层能够有效地使电子从一个晶体管门电路流到另一个晶体管门电路，不然多余的电子渗漏到下层硅基板上。具有这种埋入电介质层的半导体器件具有寄生电容小、短沟道效应小、速度快、集成度高、功耗低、耐高温以及抗辐射等优点。图3示出了本申请提供的无结晶体管的另一具体实施方式。与图2所不同的是，图3所示无结晶体管100的半导体材料层140中，位于掺杂区域130上方的半导体材料层140具有凹槽结构，该凹槽结构位于靠近栅极结构150的一侧。图4以图3所示的无结晶体管100为例，表明本申请无结晶体管半导体材料层140的掺杂情况。如图4所示，半导体材料层140包括第一区域142、第二区域144以及第三区域146，其中，第一区域142具有第一掺杂浓度；第二区域144与第一区域142相邻设置，部分地被栅极结构150包围并具有第二掺杂浓度；第三区域146与第二区域144相邻设置，具有第三掺杂浓度。源/漏极结构160分别位于第一区域142及第三区域146。其中，第一、第二以及第三掺杂极性相同，掺杂浓度可以相同也可以不同，优选地，第二掺杂浓度小于第一掺杂浓本文档来自技高网...

【技术保护点】
一种无结晶体管，其特征在于，所述无结晶体管包括：衬底；埋入电介质层，以鳍状结构设置在所述衬底上；掺杂区域，穿过所述埋入电介质层设置在所述衬底中；半导体材料层，设置在所述埋入电介质层及所述掺杂区域上方；栅极结构，设置在所述半导体材料层上方并包围部分所述半导体材料层；以及源/漏极结构，设置在位于所述栅极结构两侧的所述半导体材料层中。

【技术特征摘要】
1.一种无结晶体管，其特征在于，所述无结晶体管包括：衬底；埋入电介质层，以鳍状结构设置在所述衬底上；掺杂区域，穿过所述埋入电介质层设置在所述衬底中；半导体材料层，设置在所述埋入电介质层及所述掺杂区域上方；栅极结构，设置在所述半导体材料层上方并包围部分所述半导体材料层；以及源/漏极结构，设置在位于所述栅极结构两侧的所述半导体材料层中；所述半导体材料层包括第一区域、第二区域以及第三区域，其中，所述第一区域具有第一掺杂浓度；所述第二区域与所述第一区域相邻设置，部分地被所述栅极结构包围并具有第二掺杂浓度；以及所述第三区域与所述第二区域相邻设置，具有第三掺杂浓度；其中所述第一区域、第二区域以及第三区域具有相同的掺杂极性。2.根据权利要求1所述的无结晶体管，其特征在于，所述第二掺杂浓度小于所述第一掺杂浓度和第三掺杂浓度。3.根据权利要求1所述的无结晶体管，其特征在于，所述掺杂区域与所述第二区域具有相反的掺杂极性。4.根据权利要求1所述的无结晶体管，其特征在于，所述第二区域的半导体材料层在邻近所述栅极结构的一侧具有凹槽结构。5.根据权利要求1所述的无结晶体管，其特征在于，所述栅极结构包括栅极介电层和栅电极层。6.一种无结晶体管的制造方法，其特征在于，所述制造方法包括：在衬底上设置埋入电介质层，并将所述埋入电介质层图案化成鳍状结构；对所述埋入电介质层进行图案化刻蚀直至暴露出所述衬底，形成凹槽结构；在所述凹槽结构中进行半导体材料外延生长并形成外延生长区域，对所述外延生长区域进行第一次掺杂形成掺杂区域；在所述埋入电介质层以及掺杂区域上设置半导体材料层，对所述半导体材料层进行第二次掺杂；在所述半导体材料层上形成栅极结构，所述栅极结构包围部分所述半导体材料层；以及进行第三次掺杂，在所述栅极结构两侧的半导体材料层中形成源/漏极结构。7.根据权利要求6所述的制造方法，其特征在于，在所述埋入电介质层以及掺杂区域上设置半导体材料层的步骤包括：在所述掺杂区域上进行半导体材料外延生长；所述外延生长的半导体材料覆盖所述埋入电介质层；以及平坦化所述半导体材料，形成所述半导体材料层。8.根据权利要求6所述的制造方法，其特征在于，所述制造方法包括：在衬底上依序设置所述埋入电介质层及第一氮化物层；将所述埋入电介质层及第一氮化物层图案化，形成鳍状结构；对所述埋入电介质层及第一氮化物层进行图案化刻蚀，直至暴露出所述衬底以形成凹槽结构；在所述凹槽结构中进行半导体材料外延生长并形成外延生长区域，对所述外延生长区域...

【专利技术属性】
技术研发人员：刘金华，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31