晶体管、包含晶体管的可变电阻存储器件及其制造方法技术

一种可变电阻存储器件，包括垂直晶体管，该垂直晶体管包括：有源柱体，有源柱体包括沟道区、形成于沟道区的一端的源极、以及形成于沟道区的另一端的轻掺杂漏极(LDD)区和漏极；第一栅电极，被形成为围绕轻掺杂漏极(LDD)区的外围，且具有第一功函数；以及第二栅电极，被形成为连接至第一栅电极并围绕沟道区，且具有高于第一功函数的第二功函数。

【技术实现步骤摘要】
相关申请的交叉引用本申请要求2013年2月27日向韩国知识产权局提交的申请号为10-2013-0021164的韩国专利申请的优先权，其全部内容通过引用合并于此。
本专利技术的示例性具体实施例关于一种半导体集成电路器件，尤其关于一种晶体管、包含晶体管的可变电阻存储器件和其制造方法。
技术介绍
随着移动装置、数字信息通信和消费电子产业的快速发展，预期现有电子电荷控制器件的研究会面临到限制。因此，需要开发与现有电子电荷器件不同的新概念的新功能型存储器件，尤其需要具有大容量、超高速以及超低功耗的的下一代存储器件。现在，把电阻器件当作存储介质来使用的电阻存储器件已被建议作为下一代存储器件，一些例子为:相变随机存取存储器(phase-change random accessmemories, PCRAMs)、电阻随机存取存储器(resistance RAMs, ReRAMs)和磁阻随机存取存储器(magentoresistive RAMs, MRAMs)电阻存储器件基本上可以被配置有开关器件和电阻器件，并根据电阻器件的状态来储存数据“O”或“I”。即使在电阻存储器件中，最优先的是提高集成密度并将最多的存储器单元集成于狭窄的区域。为了满足这些需求，电阻存储器件采已经用了三维(three-dimensional, 3D)垂直晶体管结构。然而，即使在3D垂直晶体管中，薄的栅极层仍是可能被需要的。因此，当高电压供应至栅极时，高电场被施加至轻掺杂漏极(lightly doped drain, LDD)区，并且可能造成栅致漏极泄漏(gate induced drain leakage, GIDL)。
技术实现思路
根据本专利技术的示例性具体实施例的一方面，一种晶体管可以包括:有源柱体，包括沟道区、形成于沟道区的一端的源极、以及形成于沟道区的另一端的轻掺杂漏极区和漏极；第一栅电极，被形成为围绕轻掺杂漏极区的外围，且具有第一功函数；以及第二栅电极，被形成为连接至第一栅电极并围绕沟道区，且具有高于第一功函数的第二功函数。根据本专利技术的示例性具体实施例的另一方面，一种可变电阻存储器件可以包括垂直晶体管和连接至垂直晶体管的漏极的电阻存储结构，垂直晶体管包括:有源柱体，包括沟道区、形成于沟道区的一端的源极、以及形成于沟道区的另一端的轻掺杂漏极区和漏极；第一栅电极，被形成为围绕轻掺杂漏极区的外围，且具有第一功函数；以及第二栅电极，被形成为连接至第一栅电极并围绕沟道区，且具有高于第一功函数的第二功函数。根据本专利技术的示例性具体实施例的再另一方面，一种可变电阻存储器件的制造方法可以包括:在半导体衬底中形成源极区；在源极区上形成半导体层；将半导体层图案化以形成有源柱体；形成第一栅极来围绕有源柱体；用绝缘层围绕第一栅极的上部区而暴露第一栅极的下部区；以及通过增大暴露的第一栅极的功函数来形成第二栅电极。这些和其它本专利技术的特征、方面、具体实施例将被描述于下面的“【具体实施方式】”。【附图说明】将配合所附的附图从以下详细描述中更加清楚地理解本专利技术公开的主题的上述和其它方面、特征和其它优点，其中:图1示出根据本专利技术的示例性具体实施例的一种包括垂直晶体管的可变电阻存储器件的示意剖视图；图2至图5依序示出根据本专利技术的示例性具体实施例的一种可变存储器件的垂直晶体管的制程的示意剖视图；图6示出根据本专利技术的另一示例性具体实施例的一种包括垂直晶体管的可变电阻存储器件的示意剖视图；图7和图8依序示出图6的垂直晶体管的制程的示意性剖视图；图9示出根据本 专利技术的另一示例性具体实施例的垂直晶体管的示意图；以及图10示出根据本专利技术的另一示例性具体实施例的垂直晶体管的示意剖视图。【具体实施方式】在下文中，本专利技术的各种示例性具体实施例将参考所附的附图来更详细地描述。这里参考示例性具体实施例(和中间结构)的示意的剖面图描述示例性具体实施例。故，可以以预期缘于例如制造技术和/或公差的各种形状变化和可以。因此，示例性具体实施例不应解释为局限于这里所示的区域的特定形状，而是可以包括缘于例如制造的形状误差。在附图中，为了清楚起见，层与区的长度和尺寸可以被夸大。在附图中的相同的附图标记标记着相同的部件。应该容易被理解的是，在本文中的“在…上”与“在...之上”应以最广泛的方式解释。“在…上”指的不只是“直接在…上”，亦可以指在其间有中间特征或层的某东西上，且“在...之上”指的不只是“直接在…的顶部”，亦可以指在其间由中间特征或层的某东西之上。应注意的是，于本说明书中的“连接/耦接”代表的不只是一构件直接耦接另一构件，亦可以代表的是通过中间构件间接耦接另一构件。此外，只要句子中没特定的提到，单数形包括多形。参见图1，根据本专利技术的示例性具体实施例的一种可变电阻存储器件100可以包括垂直晶体管101和电阻存储结构185。垂直晶体管101可以包括有源柱体120、第一栅电极140和第二栅电极160。源极S可以被提供于有源柱体120之下并且漏极D可以被提供于有源柱体120之上。在源极S与漏极D之间的有源柱体120用作垂直晶体管101的沟道区。此时，有源柱体120可以被解释为包括源极S的一种结构，或是有源柱体120可以具有独立地形成在源极S上的一种结构。源极S以及有源柱体120可以为半导体层。另外，轻掺杂漏极区LDD，其为低浓度的杂质区，可以被形成在有源柱体120中并介于有源柱体120的用作沟道区的部分与漏极D之间，因此短沟道效应可以被减轻。第一栅电极140可以被形成为围绕有源柱体120的上部(轻掺杂漏极区LDD形成在其中)的周围。第一栅电极140可以部分地与漏极D的一部分重叠，但第一栅电极140可以被实质地形成于有源柱体120的对应于轻掺杂漏极区LDD的位置。第二栅电极160可以被连接至第一栅电极140，并且围绕有源柱体120的沟道区。例如，第二栅电极160可以与第一栅电极140接触且位于第一栅电极140之下。此时,第一栅电极140可以包括功函数低于第二栅电极160的材料。也就是说，当重叠轻掺杂漏极区LDD的第一栅电极140的功函数降低时，高电场特性所造成的GIDL可以被减轻，故可以改善轻掺杂漏极区LDD和邻近轻掺杂漏极区LDD的漏极D的GIDL特性。此时，栅极绝缘层135可以被插入于第一栅电极140、第二栅电极160与有源柱体120之间。各种绝缘层(例如金属氧化物层和硅氧化物层)可以被用作栅极绝缘层135。电阻存储结构185可以被配置下部电极170和电阻存储层180。下部电极170可以为形成于漏极D上的导电层，且提供电流和电压至电阻存储层180。虽然图1并未示出，可以基于下部电极170的材料特性而在下部电极170与漏极D之间插入欧姆层。电阻存储层180可以是其电阻根据下部电极170提供的电流和电压而改变的层。作为电阻存储层180，可以多样地使用用于电阻随机存取存储器(ReRAM)的材料的PCMO层、用于相变随机存取存储器(PCRAM)的材料的硫族化合物层、用于磁阻随机存取存储器(MRAM)的材料的磁性层、用于自旋转移力矩随机存取存储器(STTMRAM)的材料的磁性反转器件层、或用于聚合物随机存取存储器(PoRAM)的材料的聚合物层等。在该具体实施例的垂直晶体管中，相比于在沟道区的栅电极，在本文档来自技高网...

【技术保护点】
一种晶体管，包括：有源柱体，所述有源柱体包括沟道区、形成于所述沟道区的一端的源极、以及形成于所述沟道区的另一端的轻掺杂漏极区和漏极；第一栅电极，所述第一栅电极被形成为围绕所述轻掺杂漏极区的外围，且具有第一功函数；以及第二栅电极，所述第二栅电极被形成为连接至所述第一栅电极并围绕所述沟道区，且具有高于所述第一功函数的第二功函数。

【技术特征摘要】
2013.02.27 KR 10-2013-00211641.一种晶体管，包括: 有源柱体，所述有源柱体包括沟道区、形成于所述沟道区的一端的源极、以及形成于所述沟道区的另一端的轻掺杂漏极区和漏极； 第一栅电极，所述第一栅电极被形成为围绕所述轻掺杂漏极区的外围，且具有第一功函数；以及 第二栅电极，所述第二栅电极被形成为连接至所述第一栅电极并围绕所述沟道区，且具有高于所述第一功函数的第二功函数。2.如权利要求1所述的晶体管，其中，所述第一栅电极包括过渡金属层，所述过渡金属层包括选自包括钛T1、钽Ta、钴Co和钼Pt的群组中的一种。3.如权利要求2所述的晶体管，其中，所述第二栅电极包括金属氮化物层。4.如权利要求2所述的晶体管，其中，所述第二栅电极包括过渡金属硅化物层。5.如权利要求4所述的晶体管，其中，所述第二栅电极被形成为厚度大于所述第一栅电极的厚度。6.如权利要求1所述的晶体管，其中，所述第一栅电极形成于所述有源柱体的外...

【专利技术属性】
技术研发人员：朴南均，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR