半导体模组、封装结构及其封装方法技术

本发明专利技术揭示了一种半导体封装结构，其包括：基板，该基板包括第一收容空间和第二收容空间，第一收容空间和第二收容空间之间设有高度差，第一和第二收容空间内设置有第一导线；第一芯片，设置于第一收容空间内，并与第一导线电性连接；第二芯片，设置于第二收容空间内，并与第一导线电性连接。与现有技术相比，本发明专利技术通过在基板上设置具有高度差的第一收容空间和第二收容空间，实现不同尺寸芯片间的系统级堆叠互连。

【技术实现步骤摘要】

本专利技术属于半导体领域技术，尤其涉及一种扇出型晶圆级封装结构和封装方法、以及应用该封装结构的半导体模组。
技术介绍
晶圆级封装(Wafer Level Packaging,WLP)技术是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术，封装后的芯片尺寸与裸片完全一致。晶圆级芯片尺寸封装技术彻底颠覆了传统封装如陶瓷无引线芯片载具(Ceramic Leadless Chip Carrier)以及有机无引线芯片载具(Organic Leadless Chip Carrier)等模式,顺应了市场对微电子产品日益轻、小、短、薄化和低价化要求。 随着产品功能的不断增强，芯片的集成度不断提高，芯片上的I/O数的日益增多，已越来越接近现有的WLP封装技术极限。为了应对这种挑战，提出了扇出型(也称扩散型)晶圆级封装。传统的扇出型晶圆级封装是先将整片裸晶圆进行切割，形成单颗分立的芯片，然后提供一个新的基板，将切割后的独立芯片在新的基板上重新排布，形成芯片间距更合适的新的晶圆。然后采用晶圆级封装技术(WLP, wafer level package),对重新排布的晶圆进行封装测试后，切割成比原始芯片面积大的焊球阵列芯片。该种封装有利于封装体积小、多电极、电极间距窄的芯片。此外，该种封装原则上可以同时封装不同类型但尺寸相同的芯片。与晶圆级芯片尺寸封装相比，更好地解决了电极密集度过大导致的可靠性降低问题及与后续制程PCB匹配的问题。然而，目前的扇出型晶圆级封装无法对不同尺寸的芯片同时进行封装。
技术实现思路
本专利技术的目的在于提供一种半导体封装结构，其通过在基板上形成具有高度差的第一收容空间和第二收容空间，在不改变芯片原有尺寸封装的前提下，使不同尺寸芯片实现系统级三维堆叠互连。本专利技术的另一目的在于提供一种上述半导体封装结构的封装方法。本专利技术的又一目的在于提供一种应用上述半导体封装结构的半导体模组。为实现上述专利技术目的，本专利技术提供的一种半导体封装结构，所述封装结构包括 基板，所述基板包括第一收容空间和第二收容空间，所述第一收容空间和第二收容空间之间设有高度差，所述第一和第二收容空间内设置有第一导线； 第一芯片，设置于所述第一收容空间内，并与所述第一导线电性连接； 第二芯片，设置于所述第二收容空间内，并与所述第一导线电性连接。作为本专利技术的进一步改进，所述第二收容空间的容积大于所述第一收容空间。作为本专利技术的进一步改进，所述封装结构还包括第一绝缘掩膜层和第二绝缘掩膜层，所述第一绝缘掩膜层形成于所述第一收容空间和第二收容空间的内壁上，所述第一导线设置于所述第一绝缘掩膜层和所述第二绝缘掩膜层之间。作为本专利技术的进一步改进，所述第二绝缘掩膜层上设置有若干暴露所述导线的开口，所述第一和第二芯片通过所述开口与所述第一导线电性连接。作为本专利技术的进一步改进，所述第二芯片朝向PCB板的一面依次设置有第三绝缘掩膜层、第二导线、以及第四绝缘掩膜层，所述第四绝缘掩膜层设置有若干暴露所述导线的第二开口，所述第二基板上还设有用于与外接PCB板连接的焊接凸点，所述焊接凸点通过所述第二开口与所述第二导线电性连接。作为本专利技术的进一步改进，所述基板包括第一基板以及贴合于所述第一基板的第二基板，所述第一收容空间和所述第二收容空间设置于所述第一基板。为实现上述另一专利技术目的，本专利技术提供一种半导体封装方法，该方法包括以下步骤 51、在基板上形成具有高度差的第一收容空间和第二收容空间； 52、在所述第一收容空间和所述第二收容空间内形成第一导线； 53、将第一芯片和第二芯片分别设置于所述第一收容空间和所述第二收容空间内，并将所述第一芯片和所述第二芯片与所述第一导线电性连接。作为本专利技术的进一步改进，步骤S2具体包括 在所述第一收容空间和所述第二收容空间的内壁上至少部分形成第一绝缘掩膜层； 在所述第一绝缘掩膜层上设置第一导线； 在所述第一导线上形成第二绝缘掩膜层； 在所述第二绝缘掩膜层上制作若干暴露所述第一导线的第一开口。作为本专利技术的进一步改进，所述半导体封装方法还包括 在所述第二芯片朝向PCB板的一面依次设置第三绝缘掩膜层、第二导线、以及第四绝缘掩膜层； 在所述第四绝缘掩膜层上设置若干暴露第二导线的第二开口。作为本专利技术的进一步改进，在所述步骤S3前还包括 54、在晶圆的一侧表面涂保护层，并对另一侧表面进行减薄； 55、对晶圆涂有保护层的一侧表面进行光刻，以暴露电极，并在所述电极上形成底部金属层； 56、在所述底部金属层上形成用于与所述第一导线连接的焊接凸点； 57、切割所述晶圆，得到所述第一芯片和/或第二芯片。作为本专利技术的进一步改进，所述SI步骤具体包括 将第一基板和第二基板压合； 在所述第一基板上形成具有高度差的第一收容空间和第二收容空间。为实现上述又一专利技术目的，本专利技术提供一种半导体模组，所述半导体模组包括如上所述的任意一种半导体封装结构。与现有技术相比，本专利技术通过在基板上设置具有高度差的第一收容空间和第二收容空间，实现不同尺寸芯片间的系统级堆叠互连，且降低了产品的封装成本。附图说明图I是本专利技术一实施方式半导体模组的结构示意 图2是本专利技术一实施方式封装结构的第二基板的结构示意 图3是本专利技术一实施方式封装结构的第一基板与第二基板配合的结构示意图。图4是本专利技术一实施方式封装结构的第一基板收容空间的结构示意图。图5是本专利技术一实施方式封装结构的收容空间布置有第一绝缘掩膜层的结构示意图。图6是本专利技术一实施方式封装结构的收容空间内的第一绝缘掩膜层上设有导线的结构示意图。图7是本专利技术一实施方式封装结构的收容空间内的导线上设有第二绝缘掩膜层的结构示意图。 图8是本本专利技术一实施方式封装结构的收容空间内的第二绝缘掩膜层设有若干开口的结构示意图。图9是本专利技术一实施方式封装结构的第一芯片设置于第一收容空间内的结构示意图。图10是本专利技术一实施方式封装结构的第二芯片设置于第二收容空间内的结构示意图。图11是本专利技术第一实施方式封装结构封装完成的结构示意图。图12是本专利技术第二实施方式封装结构封装完成的结构示意图。图13是本专利技术一实施方式的半导体封装方法的流程图。具体实施例方式以下将结合附图所示的具体实施方式对本专利技术进行详细描述。但这些实施方式并不限制本专利技术，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本专利技术的保护范围内。如图I所示，本专利技术一实施方式的半导体模组，包括了一半导体封装结构、一镜头组件，其中，所述镜头组件包括镜头容器71，设置于所述镜头容器71内的镜头支架73，以及由所述镜头支架73固定设置的至少一个镜头75。参图11、12所示，该半导体封装结构包括基板、第一收容空间11、第二收容空间12、第一芯片51、以及第二芯片52以及第一导线321。在本专利技术第一实施方式中(参图11所不)，基板包括第一基板10以及贴合于第一基板10的第二基板20，当然，在本专利技术第二实施方式中(参图12所示)，基板也可以设置为一整块基板，无需贴合。所述第二基板20可以增加封装结构的牢固性，并且，可以通过采用与第一基板10不同材质的第二基板20，满足更多特殊功能的芯片的封装需求，以下主要针对本专利技术第一实施方式详尽叙述。第一基板10包括第一收容空间11本文档来自技高网...

【技术保护点】
一种半导体封装结构，其特征在于，所述封装结构包括：基板，所述基板包括第一收容空间和第二收容空间，所述第一收容空间和第二收容空间之间设有高度差，所述第一和第二收容空间内设置有第一导线；第一芯片，设置于所述第一收容空间内，并与所述第一导线电性连接；第二芯片，设置于所述第二收容空间内，并与所述第一导线电性连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：王宥军，喻琼，俞国庆，王之奇，王蔚，
申请(专利权)人：苏州晶方半导体科技股份有限公司，
类型：发明
国别省市：