一种多值非挥发存储器及其制备方法技术

本发明专利技术涉及一种多值非挥发存储器及其制备方法。所述存储器包括半导体衬底，在沿存储器位线的方向上，半导体衬底的两端分别包括源电极和漏电极，在沿存储器子线的方向上，半导体衬底的两端分别包括浅沟槽隔离结构，在半导体衬底上依次设置有隧穿介质层、电荷存储层、电荷阻挡层和栅电极，电荷存储层在沿存储器子线的方向上由两种不同的存储材料交替排列组合而成。本发明专利技术多值非挥发存储器采用两种材料交替排列作为存储层，提高了存储密度，可以在大大缩小栅介质层厚度的同时保证很大的窗口，从而实现多值存储和高密度存储，进而降低成本。

【技术实现步骤摘要】

本专利技术涉及一种非挥发存储器结构及制备方法，尤其涉及ー种具有集成密度高、局域化存储电荷的多值非挥发存储器及其制备方法，属于微电子制造及存储器

技术介绍
目前的微电子产品主要分为逻辑器件与存储器件两大类，而现今几乎所有的电子产品中都需要用到存储器件，因而存储器件在微电子领域占有非常重要的地位。存储器件一般可分为挥发性存储器与非挥发性存储器。非挥发性存储器的主要特点是在不加电的情况下也能够长期保持存储的信息。它既有只读存储器(ROM)的特点，又有很高的存取速度，而且易于擦除和重写，功耗较小。随着多媒体应用、移动通信等对大容量、低功耗存储的需 要，非挥发性存储器，特别是闪速存储器(Flash)，所占半导体器件的市场份额变得越来越大，也越来越成为ー种相当重要的存储器类型。传统的Flash存储器是采用多晶硅薄膜浮栅结构的硅基非挥发存储器，器件隧穿介质层(一般是氧化层)上的ー个缺陷即会形成致命的放电通道。电荷俘获型存储器利用俘获层中电荷局域化存储的特性，实现分立电荷存储，隧穿介质层上的缺陷只会造成局部的电荷泄漏，这样使电荷保持更加稳定。但随着微电子技术的迅猛发展，半导体器件的尺寸进ー步按比例縮小，栅介质层的厚度也不断减薄，电荷泄露问题日益严重，为了解决栅泄露电流问题，人们提出了采用具有高介电常数(其介电常数高于SiO2，称为高k材料)的介质材料作为栅介质层的解决方案。采用高k栅介质，则在保证单位栅电容不变条件下，栅介质层的物理厚度将高于传统材料(如ニ氧化硅，氮化硅)的物理厚度，从而可有效解决栅泄漏电流问题。目前采用高k材料(如氧化铪，氧化铝等)作为存储层已经表现出较好的性能，但为了达到一定的存储窗ロ，往往需要很大的物理厚度，不利于集成密度的进ー步提高。
技术实现思路
本专利技术针对目前非挥发性存储器采用高k材料作为存储层已经表现出较好的性能，但为了达到一定的存储窗ロ，往往需要很大的物理厚度，不利于集成密度的进ー步提高的不足，提供。 本专利技术解决上述技术问题的技术方案如下一种多值非挥发存储器包括半导体衬底，在沿存储器位线的方向上，所述半导体衬底的两端分别包括源电极和漏电极，在沿存储器子线的方向上，所述半导体衬底的两端分别包括浅沟槽隔离结构，在所述半导体衬底上设置有栅介质层，在所述栅介质层上设置有栅电极，其特征在干，所述栅介质层由电荷阻挡层、电荷存储层和隧穿介质层组成，所述隧穿介质层位于半导体衬底上，所述电荷存储层位于隧穿介质层上，所述电荷阻挡层位于电荷存储层上，所述电荷存储层在沿存储器子线的方向上由两种不同的存储材料交替排列组合而成。在上述技术方案的基础上，本专利技术还可以做如下改进。进ー步，所述两种不同的存储材料分别为高介电栅介质材料和氮化硅或两种介电常数不同的高介电栅介质材料。进一歩，所述高介电栅介质材料具有存储能力，且其介电常数高于氮化硅的介电常数。进一歩，所述两种不同的存储材料之间或两种高介电栅介质材料之间具有IO12CnT2 IO13CnT2的界面陷阱密度。进ー步，所述电荷阻挡层由ニ氧化硅层构成，或 者由金属氧化物层构成，或者由ニ氧化硅层和金属氧化物层堆叠构成。进ー步，所述隧穿介质层由ニ氧化硅层构成，或者由高介电栅介质材料层构成，或者由ニ氧化硅层和高介电栅介质材料层堆叠构成。进ー步，所述栅电极的材料为Pt、Ag、Pd、W、Ti、Al、Cu、ΙΤΟ、IZO、YBCO, LaAlO3'SrRuO3或者多晶Si材料。本专利技术还提供一种多值非挥发存储器的制备方法包括以下步骤 步骤10 :在半导体衬底上形成浅沟槽隔离结构并对半导体衬底进行掺杂； 步骤20 :在所述半导体衬底上形成隧穿介质层，在所述隧穿介质层上通过在沿存储器子线的方向上淀积ー种存储材料形成存储材料层，在该存储材料层上形成交替的沟槽，在所述沟槽内淀积另ー种存储材料，再平坦化后形成电荷存储层，所述两种不同的存储材料分别为高介电栅介质材料和氮化硅或两种介电常数不同的高介电栅介质材料，在所述电荷存储层上形成电荷阻挡层，在所述电荷阻挡层上形成栅电极； 步骤30 :在所述半导体衬底上形成源电极和漏电极； 步骤40 :在所述漏电极引出位线，在所述栅电极引出字线从而形成多值非挥发存储器。进ー步，所述步骤10包括在半导体衬底上形成牺牲氧化层。进ー步，所述步骤20包括去掉所述牺牲氧化层后，再在半导体衬底上依次形成隧穿介质层、电荷存储层和电荷阻挡层。本专利技术的有益效果是本专利技术多值非挥发存储器采用两种材料交替排列作为存储层，基于两种材料界面处较大的陷阱密度和高k材料较小的等效氧化层厚度，这种存储器将在大大缩小栅介质层厚度的同时保证有较大的存储窗ロ、较低的编程擦除电压和较好的编程擦写速度，从而实现多值存储和高密度存储，进而降低成本，本专利技术多值非挥发存储器的制备方法可以获得性能优越的多值存储器，井能与传统的硅平面CMOSエ艺相兼容，利于广泛应用。附图说明图I为本专利技术实施例NOR型存储器阵列两个方向的结构示意 图2为本专利技术实施例多值非挥发存储器沿位线方向的结构剖视 图3为本专利技术实施例多值非挥发存储器沿字线方向的结构剖视 图4为本专利技术实施例在半导体衬底上形成浅沟槽隔离结构并对半导体衬底进行掺杂过程对应的结构沿A-A'方向的剖视 图5为本专利技术实施例在半导体衬底上形成浅沟槽隔离结构并对半导体衬底进行掺杂过程对应的结构沿B-B'方向的剖视图；图6为本专利技术实施例在半导体衬底上形成栅介质层过程对应的结构沿A-A'方向的剖视 图7为本专利技术实施例在半导体衬底上形成栅介质层过程对应的结构沿B-B'方向的剖视 图8为本专利技术实施例栅介质层刻蚀后对应的结构沿A-A^方向的剖视 图9为本专利技术实施例栅介质层刻蚀后对应的结构沿方向的剖视 图10为本专利技术实施例在栅介质层上形成栅电极过程对应的结构沿A-A'方向的剖视 图11为本专利技术实施例在栅介质层上形成栅电极过程对应的结构沿B-B'方向的剖视 图12为本专利技术实施例栅电极刻蚀后对应的结构沿B-Bi方向的剖视 图13为本专利技术实施例在半导体衬底上形成源电极、漏电极和侧墙过程对应的结构沿B-Bi方向的剖视 图14为本专利技术实施例在漏电极引出位线，在栅电极引出字线后形成NOR型存储器阵列的结构示意图。具体实施例方式以下结合附图对本专利技术的原理和特征进行描述，所举实例只用于解释本专利技术，并非用于限定本专利技术的范围。图I为本专利技术实施例NOR型存储器阵列两个方向的结构示意图。如图I所示，所述NOR型存储器阵列的两个方向，其中A-A’方向为字线方向(WL)，B-B’方向为位线方向。图2为本专利技术实施例多值非挥发存储器沿位线方向的结构剖视图，图3为本专利技术实施例多值非挥发存储器沿字线方向的结构剖视图。如图2及3所示，所述多值非挥发存储器包括半导体衬底101，在沿存储器位线的方向上，所述半导体衬底101的两端分别包括源电极102和漏电极103，在沿存储器子线的方向上，所述半导体衬底101的两端分别包括浅沟槽隔离结构108，在所述半导体衬底101上设置有栅介质层，在所述栅介质层上设置有栅电极107，所述栅介质层由电荷阻挡层106、电荷存储层105和隧穿介质层104组成，所述隧穿介质层104位于半导体衬底101上，所述电荷存储层105位于隧穿介质层104上，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.ー种多值非挥发存储器，包括半导体衬底，在沿存储器位线的方向上，所述半导体衬底的两端分别包括源电极和漏电极，在沿存储器子线的方向上，所述半导体衬底的两端分别包括浅沟槽隔离结构，在所述半导体衬底上设置有栅介质层，在所述栅介质层上设置有栅电极，其特征在干，所述栅介质层由电荷阻挡层、电荷存储层和隧穿介质层组成，所述隧穿介质层位于半导体衬底上，所述电荷存储层位于隧穿介质层上，所述电荷阻挡层位于电荷存储层上，所述电荷存储层在沿存储器子线的方向上由两种不同的存储材料交替排列组合而成。2.根据权利要求I所述的多值非挥发存储器，其特征在于，所述两种不同的存储材料分别为高介电栅介质材料和氮化硅或两种介电常数不同的高介电栅介质材料。3.根据权利要求2所述的多值非挥发存储器，其特征在于，所述高介电栅介质材料具有存储能力，且其介电常数高于氮化硅的介电常数。4.根据权利要求2所述的多值非挥发存储器，其特征在于，所述两种不同的存储材料之间或两种高介电栅介质材料之间具有IO12cnT2 IO13cnT2的界面陷阱密度。5.根据权利要求I所述的多值非挥发存储器，其特征在于，所述电荷阻挡层由ニ氧化硅层构成，或者由金属氧化物层构成，或者由ニ氧化硅层和金属氧化物层堆叠构成。6.根据权利要求I所述的多值非挥发存储器，其特征在于，所述隧穿介质层由ニ氧化硅层构成，或者由高介电栅介质材料层构...

【专利技术属性】
技术研发人员：刘明，许中广，霍宗亮，谢常青，龙世兵，李冬梅，朱晨昕，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：