电荷俘获型栅堆栈及存储单元制造技术

本发明专利技术公开了一种电荷俘获型栅堆栈及存储单元。该栅堆栈由隧穿层、存储层及阻挡层自下而上堆叠而成，其中，该存储层由至少三层介质子层堆叠而成，至少三层介质子层包括至少两层存储介质子层和至少一层夹于存储介质子层之间的能带调制介质子层，能带调制介质子层用于改变存储层中的电荷分布，以减少靠近阻挡层的电荷，使得电荷集中于存储层中。本发明专利技术中，通过有效控制存储层中的电荷分布，可以提高栅堆栈存储层对电荷的束缚能力的数据保持特性，实现器件的高可靠性操作。此外，本发明专利技术通过引入存储层能带调制结构，实现电荷俘获型非挥发存储器件编程效率、操作电压等器件性能的优化。

【技术实现步骤摘要】

本专利技术涉及微电子行业存储器
，尤其涉及一种电荷俘获型栅堆栈及存储单元。
技术介绍
目前的微电子产品主要分为逻辑器件与存储器件两大类，而现今几乎所有的电子产品中都需要用到存储器件，因而存储器件在微电子领域占有非常重要的地位。存储器件一般可分为挥发性存储器与非挥发存储器。非挥发性存储器的主要特点是在不加电的情况下也能够长期保持存储的信息。它既有只读存储器(ROM)的特点，又有很高的存取速度，而且易于擦除和重写，功耗较小。随着多媒体应用、移动通信等对大容量、低功耗存储的需要， 非挥发性存储器，特别是闪速存储器(Flash)，所占半导体器件的市场份额变得越来越大，也越来越成为ー种相当重要的存储器类型。传统的Flash存储器是采用多晶硅薄膜浮栅结构的硅基非挥发存储器，器件隧穿介质层(一般是氧化层)上的ー个缺陷即会形成致命的放电通道。电荷俘获型存储器利用俘获层中电荷局域化存储的特性，实现分立电荷存储，隧穿介质层上的缺陷只会造成局部的电荷泄漏，这样使电荷保持更加稳定，同时该结构与逻辑エ艺完全兼容，代替常规的浮栅结构将不可避免。图I为本专利技术现有技术电荷俘获型存储器的结构示意图。图2为图I所示电荷俘获型存储器的能带结构示意图。对于图I所示的电荷俘获型存储器，其编程效率、存储窗ロ、操作电压及数据保持特性等器件性能的优化逐渐成为人们研究的热点。在实现本专利技术的过程中，专利技术人意识到现有技术电荷俘获型栅堆栈具有如下缺陷存储层对电荷的束缚能力较差，导致存储单元的数据保持特性不佳。
技术实现思路
(一 )要解决的技术问题为解决上述缺陷，本专利技术提供了一种电荷俘获型栅堆栈及存储单元，以提高栅堆栈存储层对电荷的束缚能力，增强存储单元的数据保持特性。( ニ )技术方案根据本专利技术的ー个方面，提供了ー种电荷俘获型栅堆栈。该栅堆栈由隧穿层、存储层及阻挡层自下而上堆叠而成，其中，该存储层由至少三层介质子层堆叠而成，至少三层介质子层包括至少两层存储介质子层和至少ー层夹于存储介质子层之间的能带调制介质子层，能带调制介质子层用于改变存储层中的电荷分布，以减少靠近阻挡层的电荷，使得电荷集中于存储层中。优选地，本专利技术电荷俘获型栅堆栈中，存储介质子层由高缺陷密度窄禁带宽度介质材料或深导带能级介质材料制备；能带调制介质子层由宽禁带宽度的介质材料制备；存储介质子层材料的禁带落入能带调制介质子层的禁带中。优选地，本专利技术电荷俘获型栅堆栈中，形成能带调制介质子层的宽禁带宽度介质材料为以下材料中的至少ー种SiON或A1203。优选地，本专利技术电荷俘获型栅堆栈中，能带调制介质子层的厚度为0. 5-5nm。优选地，本专利技术电荷俘获型栅堆栈中，形成存储介质子层的高缺陷密度窄禁带宽度介质材料为以下材料中的至少ー种Si3N4或HfO2 ;深导带能级介质材料为以下材料中的ー种硅纳米晶或金属纳米晶。优选地，本专利技术电荷俘获型栅堆栈中，存储层包括三层介质子层，自隧穿层向上依次为存储介质子层、能带调制介质子层和存储介质子层。优选地，本专利技术电荷俘获型栅堆栈中，存储介质子层为厚度为5nm的HfO2子层，能带调制介质子层为厚度为2nm的Al2O3子层。优选地，本专利技术电荷俘获型栅堆栈中，存储层包括五层介质子层，自隧穿层向上依次为存储介质子层、能带调制介质子层、存储介质子层、能带调制介质子层和存储介质子层。优选地，本专利技术电荷俘获型栅堆栈中，隧穿层和阻挡层采用宽禁带宽度介质材料的 SiO2 或 Al2O3根据本专利技术的另ー个方面，提供了一种电荷俘获型存储单元。该存储単元包括形成于衬底两侧的源极、漏极，及形成于衬底中部上方的栅堆栈、栅电扱；栅堆栈为上文的栅堆栈。(三)有益效果本专利技术中，通过有效控制存储层中的电荷分布，可以提高栅堆栈存储层对电荷的束缚能力的数据保持特性，实现器件的高可靠性操作。此外，本专利技术通过引入存储层能带调制结构，实现电荷俘获型非挥发存储器件编程效率、操作电压等器件性能的优化。同时，本专利技术电荷俘获型栅堆栈的制备エ艺与传统的硅平面CMOSエ艺兼容，利于广泛应用。附图说明图I为本专利技术现有技术电荷俘获型存储器的结构示意图；图2为图I所示电荷俘获型存储器的能带结构示意图；图3为本专利技术实施例电荷俘获型存储单元的结构示意图；图4为图3所示电荷俘获型存储器的能带结构示意图；图5本专利技术另一实施例电荷俘获型存储单元的结构示意图；图6为图5所示电荷俘获型存储器的能带结构示意图；图7为本专利技术具体实施例中存储层能带调制电荷俘获型存储单元与传统存储层结构操作电压及存储窗ロ测试结果对比图；图8为本专利技术具体实施例中存储层能带调制电荷俘获型存储单元与传统存储层结构编程、擦除效率测试结果对比图； 图9为本专利技术具体实施例中存储层能带调制电荷俘获型存储单元与传统存储层结构室温下数据保持性能测试结果对比图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并參照附图，对本专利技术进ー步详细说明。在本专利技术的一示例性实施例中，提供了ー种电荷俘获型栅堆栈。该栅堆栈自下而上包括隧穿层、存储层及阻挡层。其中，该存储层由至少三层介质子层堆叠而成，至少三层介质子层包括至少两层存储介质子层和夹于存储介质子层之间的能带调制介质子层，能带调制介质子层用于改变存储层中的电荷分布。其中，上述改变存储层中的电荷分布主要指使得电荷主要被限制在存储层中，靠近阻挡层的电荷減少，从而有效降低编程时的漏电流。优选地，存储介质子层由高缺陷密度窄禁带宽度的介质材料或深导带能级的介质材料制备；能带调制介质子层由宽禁带宽度的介质材料制备；存储介质子层材料的禁带落入能带调制介质子层的禁带中。 本实施例中，通过有效控制存储层中的电荷分布，可以提高栅堆栈对电荷的束缚能力的数据保持特性，实现器件的高可靠性操作。在本专利技术优选地实施例电荷俘获型栅堆栈中，构成能带调制介质子层的宽禁带宽度的材料为以下材料中的至少ー种=SiON或Al2O3，其厚度为0. 5-5nm。构成存储介质子层的高缺陷密度窄禁带宽度的介质材料为以下材料中的ー种=Si3N4或HfO2 ;深导带能级的介质材料为以下材料中的ー种硅纳米晶或金属纳米晶。对于本实施例的栅堆栈，其制造方法为先依次形成所需材料，再定义栅极图形区域。其涉及的エ艺包括热氧化，化学气相淀积エ艺、溅射エ艺、原子层淀积エ艺、热蒸发エ艺、脉冲激光淀积エ艺、电子束蒸发エ艺或其它可实现结构的エ艺，如光刻、刻蚀、表面平坦化、退火等传统方法。根据本专利技术的另ー个方面，还提供了一种电荷俘获型存储单元。该存储単元包括形成于衬底两侧的源极、漏极，及形成于衬底中部上方的栅堆栈、栅电扱；栅堆栈为上述的栅堆栈。由于该栅堆栈对电荷的束缚能力增强，该存储单元的数据保持特性也相应提高。对于本实施例的电荷俘获型存储单元,可以采用电场辅助(Fowler-Nordheim,简称FN)隧穿、沟道热电子注入(CHE)编程等方式实现编程操作。可以采用FN栅擦除、带带隧穿热空穴注入(BBTH)等方式实现擦除操作。信息的读取可以通过正向读或反向读操作完成。以下将以特定的实施例对本专利技术进行详细说明，需要注意的是，以下实施例中的具体技术特征仅用于理解本专利技术，并不构成对本专利技术保护范围的限制。图3为本专利技术实施例电荷俘获型存储单元的结构示意图。图4为图3所示电荷俘获型存储器的能本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电荷俘获型栅堆栈，其特征在于，该栅堆栈由隧穿层、存储层及阻挡层自下而上堆叠而成，其中，该存储层由至少三层介质子层堆叠而成，所述至少三层介质子层包括至少两层存储介质子层和至少ー层夹于所述存储介质子层之间的能带调制介质子层，所述能带调制介质子层用于改变存储层中的电荷分布，以减少靠近阻挡层的电荷，使得电荷集中于存储层中。2.根据权利要求I所述的电荷俘获型栅堆栈，其特征在于 所述存储介质子层由高缺陷密度窄禁带宽度介质材料或深导带能级介质材料制备； 所述能带调制介质子层由宽禁带宽度的介质材料制备； 所述存储介质子层材料的禁带落入所述能带调制介质子层的禁带中。3.根据权利要求2所述的电荷俘获型栅堆栈，其特征在于形成所述能带调制介质子层的宽禁带宽度介质材料为以下材料中的至少ー种SiON或Al2O3154.根据权利要求3所述的电荷俘获型栅堆栈，其特征在于所述能带调制介质子层的厚度为0. 5_5nm。5.根据权利要求3所述的电荷俘获型栅堆栈，其特征在于形成所述存储介质子层的所述高缺陷密度窄禁带宽度介质材料为以下材料中的至少ー种=Si3N4或HfO2 ;所述深导带能级介质材料为以下材料中的ー种硅纳米晶或金...

【专利技术属性】
技术研发人员：霍宗亮，朱晨昕，刘明，李冬梅，张满红，王琴，刘璟，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：