半导体存储装置制造方法及图纸

本发明专利技术提供一种半导体存储装置，包括：存储器单元阵列，所述存储器单元阵列包括多个芯片；控制电路，所述控制电路被配置为控制存储器单元阵列的内部操作；电源电路，所述电源电路被配置为向控制电路供电；以及模式设置电路，所述模式设置电路被配置为响应于时钟使能信号而基于模式寄存器组命令和经由数据输入/输出焊盘接收的数据来输出用于供电控制的标志信号。

【技术实现步骤摘要】
半导体存储装置相关申请的交叉引用本申请要求2011年2月28日向韩国知识产权局提交的韩国专利申请No.10-2010-0018197的优先权，其全部内容通过引用合并于此。
本专利技术的各实施例涉及半导体集成电路。更具体而言，某些实施例涉及一种半导体存储装置。
技术介绍
为了使半导体存储装置的容量最大化，在半导体存储装置的一个模块中设置多个芯片。图1是常见的半导体存储装置的配置图。如图1所示，半导体存储装置包括控制器12和存储区14。存储区14可以包括层叠在其内的多个芯片。存储区14还可以包括一个或更多个冗余芯片，以应对在特定的芯片中发生失效，以便替换失效的芯片。控制器12为存储区14提供时钟使能信号CKE、时钟信号CLK、命令CMD和地址ADD，并经由DQ引脚传送/接收数据。例如，当芯片1中发生失效时，控制器12可以实质上防止访问芯片1，并可以在必需要访问芯片1时容许访问冗余芯片中的一个。然而，尽管由于访问路径已转至冗余芯片故在进一步的操作中不需要芯片1，但控制12仍继续向失效芯片以及处于正常操作的芯片供电。也就是，由于不必要的供电，因此半导体存储装置的总功耗增加。半导体存储装置的存储区可以如图2所示来配置。图2是说明包括多个存储列(rank)的存储区的图。图2所示的存储区16包括多个存储列，每个存储列包括层叠在其内的多个芯片。由于每个存储列还包括一个或更多个冗余芯片，故可以利用冗余芯片来修复失效芯片。包括这种存储区16的存储装置可以执行关于所述多个存储列的交织(interleave)操作，由此实现高速操作。在这种存储装置中，可以由芯片选择信号CS选中一个存储列，并且可以基于芯片地址信号选中要访问的芯片。此时，控制器仍继续向未选中的芯片供电，导致半导体存储装置的功耗增加。
技术实现思路
因此，需要一种改进的半导体存储装置，其能够有效地降低功耗。为了实现上述优点并根据本专利技术的目的，如本文所实施并广义描述的，本专利技术的一个示例性方面可以提供一种半导体存储装置，包括：存储器单元阵列，所述存储器单元阵列包括多个芯片；控制电路，所述控制电路被配置为控制存储器单元阵列的内部操作；电源电路，所述电源电路被配置为向控制电路供电；以及模式设置电路，所述模式设置电路被配置为响应于时钟使能信号而基于模式寄存器组命令(moderegistersetcommand)和经由数据输入/输出焊盘接收的数据来输出用于供电控制的标志信号。在本专利技术的另一个示例性方面中，一种半导体存储装置可以包括：存储器单元阵列，所述存储器单元阵列包括多个芯片；控制电路，所述控制电路被配置为控制存储器单元阵列的内部操作；电源电路，所述电源电路被配置为向控制电路供电；以及模式设置电路，所述模式设置电路被配置为响应于时钟使能信号而基于模式寄存器组命令和经由数据输入/输出焊盘接收的与失效芯片有关的信息来输出第一标志信号，并基于模式寄存器组命令以及经由数据输入/输出焊盘接收的与以字节为单位的操作模式有关的信息来输出第二标志信号。本专利技术的其它的目的和优点的一部分将在以下的描述中阐明，一部分将从描述中显然地得出，或者可以通过对本专利技术的实践而习得。借助于所附权利要求中特别指出的要素和组合可以了解并获得本专利技术的目的和优点。应当理解的是，前述的概括性的描述以及以下的详细描述都是示例性并仅用于解释说明的，并非是对权利要求所限定的本专利技术的限制。附图说明包含在本说明书中并构成说明书一部分的附图示出与本专利技术一致的各个实施例，并且与说明书一起用于解释本专利技术的原理。图1是常见的半导体存储装置的配置图。图2是说明包括多个存储列的存储区的图。图3是说明根据本专利技术的一个示例性实施例的模式设置电路的图。图4是说明根据本专利技术的一个示例性实施例的模式设置过程的时序图。图5是说明图3所示的模式设置电路的一个例子的图。图6是根据本专利技术的一个示例性实施例的半导体存储装置的配置图。具体实施方式现在将具体参考符合本公开的示例性实施方式，附图中图示了本公开的例子。只要可能，将在全部附图中使用相同的附图标记来表示相同或相似的部分。图3是说明根据本专利技术的一个示例性实施例的模式设置电路的图。根据本实施例的模式设置电路110被配置为响应于时钟使能信号CKE、模式寄存器设置(MRS)命令和DQ信号来输出第一标志信号MPD0_F和第二标志信号MPD1_F。MRS信号可以从状态机120提供。状态机120被配置为响应于时钟使能信号CKE、时钟信号CLK、芯片选择信号CS、地址信号ADD和命令CMD来确定存储装置的状态。具体地，状态机120可以被配置为基于所接收到的芯片选择信号CS和命令CMD(例如，RAS、CAS、WE等)的逻辑电平来产生用于激活存储器单元的字线的激活命令、用于输入/输出存储器单元的数据的读取/写入命令等。另外，状态机120被配置为将地址信号ADD和命令CMD译码，并输出MRS命令。模式设置电路110被配置为从状态机120接收MRS命令、时钟使能信号CKE和DQ信号。根据本示例性实施例，DQ信号可以包括与失效芯片有关的信号，或与以字节为单位的操作模式有关的信息。当从状态机120输入MRS命令并且输入与失效芯片有关的信息作为DQ信号时，模式设置电路110输出第一标志信号MPD0_F以允许切断针对失效芯片的全部供电。另外，第一标志信号MPD0_F被提供至失效芯片的外围电路、核心电路和电源电路，以允许将失效芯片的操作所必需的内部供电切断。就此而言，关闭针对失效芯片的供电的模式可以被称作最大功率下降模式。另外，当从状态机120输入MRS命令并且输入与以字节为单位的操作模式有关的信息作为DQ信号时，模式设置电路110输出用于将存储区的内部操作禁止的第二标志信号MPD1_F。第二标志信号MPD1_F被提供至存储区的外围电路和核心电路，以允许切断内部供电。在这种情况下，可以不向电源电路提供第二标志信号MPD1_F。因此，当半导体存储装置离开以字节为单位的操作模式时，由于仅向外围电路或核心电路供电，因此可以高速地稳定电力。模式设置电路110可以如图3所示来配置。然而，本专利技术并不局限于此。例如，状态机120可以被配置为内部地输出第一标志信号MPD0_F和第二标志信号MPD1_F。此外，模式寄存器组译码器可以被配置为产生第一标志信号MPD0_F和第二标志信号MPD1_F。图4是说明根据本专利技术的示例性实施例的模式设置过程的时序图。当芯片选择信号CSB被激活为低电平并且时钟使能信号CKE被激活为高电平时，状态机120将地址信号ADD和命令CMD译码以产生MRS命令。当经由DQ焊盘输入与失效芯片有关的信息时，模式设置电路110将MRS命令与DQ信号进行逻辑组合并与时钟使能信号CKE的去激活定时同步地激活第一标志信号MPD0_F。这样，即使时钟使能信号CKE再次被激活，模式设置电路110也允许将第一标志信号MPD0_F实质地保持在激活状态，由此实质地防止向失效芯片供电。另外，当经由DQ焊盘输入与以字节为单位的操作模式有关的信息时，模式设置电路110将MRS命令与DQ信号进行逻辑组合并与时钟使能信号CKE的去激活定时同步地激活第二标志信号MPD1_F。然后，当输入有效命令诸如写入命令或读取命令时，模式设置电路110将第二标志信号MPD本文档来自技高网...

【技术保护点】

【技术特征摘要】
2011.02.28 KR 10-2011-00181971.一种半导体存储装置，包括：存储器单元阵列，所述存储器单元阵列包括多个芯片；控制电路，所述控制电路被配置为控制所述存储器单元阵列的内部操作；电源电路，所述电源电路被配置为向所述控制电路供电；以及模式设置电路，所述模式设置电路被配置为响应于时钟使能信号而基于模式寄存器组命令和经由数据输入/输出焊盘接收的数据来输出用于供电控制的标志信号，其中，所述控制电路和所述电源电路被配置为通过根据所述标志信号而选择性地提供电源来导通或切断。2.如权利要求1所述的半导体存储装置，其中，所述模式设置电路被配置为经由所述数据输入/输出焊盘接收与失效芯片有关的信息，并输出第一标志信号。3.如权利要求2所述的半导体存储装置，其中，在所述时钟使能信号被激活时，所述第一标志信号响应于所述模式寄存器组命令和所述与失效芯片有关的信息而与所述时钟使能信号的去激活定时同步地被激活，并且无论所述时钟使能信号的电平如何也保持所述第一标志信号的激活状态。4.如权利要求2所述的半导体存储装置，其中，所述模式设置电路被配置为经由所述输入/输出焊盘接收与以字节为单位的操作模式有关的信息，并输出第二标志信号。5.如权利要求4所述的半导体存储装置，其中，所述第二标志信号被提供给所述控制电路。6.如权利要求4所述的半导体存储装置，其中，在所述时钟使能信号被激活时，所述第二标志信号响应于所述模式寄存器组...

【专利技术属性】
技术研发人员：具岐峰，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：