半导体封装件制造技术

本发明专利技术公开了一种半导体封装件。该半导体封装件包括：本体，具有第一表面和背对第一表面的第二表面，并且在第一表面中形成有沟槽。第一连接部可将本体的第一表面的一部分电连接到第二表面的一部分。第二连接部可将沟槽的底部的一部分电连接到本体的第二表面的一部分。下器件可设置在本体的沟槽中并且具有第三连接部，该第三连接部电连接第二连接部。上器件可设置在本体和下器件上，并且具有第四连接部，该第四连接部电连接第一连接部和第三连接部。

【技术实现步骤摘要】

本专利技术涉及一种半导体封装件，尤其涉及一种能够改善堆叠封装结构中基板与上半导体芯片之间的电连接的半导体封装件。
技术介绍
为了满足小型化和高容量的需要，已经开发了用于半导体器件的封装技术。一种这样的技术是堆叠封装，其能够满足小型化、高容量以及安装效率的要求。堆叠封装的示例包括其中上半导体芯片堆叠在下半导体芯片上的COC(芯片上芯片)封装。在COC封装中，为了将下半导体芯片与上半导体芯片电连接，形成诸如重排线的电路布线或者诸如凸块的连接构件。在一些情况下，具有不同尺寸的多个半导体芯片堆叠在基板上并彼此电连接。例如，下半导体芯片可贴附到基板上，并且大于下半导体芯片的多个上半导体芯片可堆叠在下半导体芯片上并且与下半导体芯片电连接。然而，上半导体芯片的边缘由于悬置在较小的下半导体芯片上方而在其下方存在空间，所以上半导体芯片与基板的连接不太可能合适。这可导致封装件的电特性和可靠性的劣化。
技术实现思路
本专利技术的实施例涉及一种半导体封装件，其能够改善堆叠封装结构中基板与上半导体芯片之间的电连接。在本专利技术的一个实施例中，一种半导体封装件包括本体，具有第一表面和背对第一表面的第二表面，并且在第一表面中形成有沟槽。第一连接部可将本体的第一表面的一部分电连接到第二表面的一部分。第二连接部可将沟槽的底部的一部分电连接到第二表面的一部分。下器件可设置在本体的沟槽中并且可具有第三连接部，该第三连接部可与第二连接部电连接。大于下器件的上器件可设置在本体和下器件上，并且可具有第四连接部，该第四连接部可与本体的第一连接部和下器件的第三连接部电连接。本体可以是印刷电路板、半导体芯片、晶片、娃插入物(silicon interposer)、包括无源器件的插入物、包括有源器件的插入物、包括无源器件的印刷电路板以及包括有源器件的印刷电路板中的任一个。下器件和上器件可包括半导体芯片。半导体封装件可进一步包括形成在第一连接部与第四连接部之间、第二连接部与第三连接部之间以及第三连接部与第四连接部之间的连接构件。连接构件可包括焊料凸块、焊料膏、焊料球、金属凸块、金属膏、碳纳米管、ACI (各向异性导电墨水)、ACF (各向异性导电膜)以及导电膏中的任一个。下器件的上表面可与本体的第一表面齐平。第一连接部和第二连接部可具有不同的尺寸第一连接部可长于第二连接部。第一连接部、第二连接部、第三连接部以及第四连接部可以是贯穿通路。多个上器件可堆叠在本体和下器件中的至少一个上。半导体封装件可进一步包括模制构件，形成在本体上以包封下器件和上器件。附图说明图I是示出根据本专利技术的实施例的半导体封装件的剖面图。图2是示出根据本专利技术的另一实施例的半导体封装件的剖面图。具体实施例方式下面参照附图详细描述本专利技术的具体实施例。应理解附图不一定是按比例绘制的，在某些情况下可能夸大了比例从而更清楚地描述本专利技术的某些特征。图I是示出根据本专利技术的实施例的半导体封装件的剖面图。参照图1，根据本专利技术实施例的半导体封装件包括具有沟槽H的本体100、设置在沟槽H中的下器件A以及设置在本体100的沟槽H中的下器件A上的上器件B。本体100具有上表面a和下表面b。沟槽H限定在本体100的上表面a上，而球焊盘101形成在本体100的下表面b上。例如，本体100可包括印刷电路板、半导体芯片、晶片、硅插入物、包括无源器件的插入物、包括有源器件的插入物、包括无源器件的印刷电路板以及包括有源器件的印刷电路板中的任一个。第一连接部102a和第二连接部102b穿透本体100而形成。第一连接部102a将上表面a和下表面b彼此电连接。第二连接部102b可将沟槽H的底部和本体100的下表面b电连接。第一连接部102a和第二连接部102b例如可以是贯穿通路。第一连接部102a和第二连接部102b可以具有不同的尺寸，其中第一连接部102a可以长于第二连接部102b。下器件A设置在本体100的沟槽H中，并且例如可以是第一半导体芯片104。第一半导体芯片104包括作为连接构件的面朝下型的第一接合焊垫109以及形成在第一接合焊垫109下方的第一凸块108。第一半导体芯片104进一步包括与第二连接部102b电连接的第三连接部106。第三连接部106例如可以是贯穿通路。由于下器件A可插入本体100的沟槽H中使得下器件A的上表面与本体100的上表面齐平，因此可容易地执行后续的底部填充工艺。接下来，将上器件B设置在包括下器件A的本体100上。类似于下器件A的情况，上器件B例如可以是第二半导体芯片110。第二半导体芯片110可包括作为连接构件的面朝下型的第二接合焊垫112以及形成在第二接合焊垫112下方的第二凸块111。可堆叠至少一个这样的上器件B。参考标号C、D和E可表不堆叠在上器件B上的多个上器件。上器件B大于下器件A。上器件B包括第四连接部114，第四连接部114电连接本体100的第一连接部102a和下器件A的第三连接部106。第四连接部114例如可以是贯穿通路。多个上器件B、C、D和E可堆叠在本体100和下器件A的至少之一上。在本专利技术的实施例中，第一凸块108和第二凸块111可示例作为连接构件，用于电连接第一连接部102a、第二连接部102b、第三连接部106和第四连接部114。S卩，用于电连接第一连接部102a与第四连接部114、电连接第二连接部102b与第三连接部106、以及电连接第三连接部106与第四连接部114。然而，本专利技术不必限定于此。举例来说，例如焊料凸块、焊料膏、焊料球、金属凸块、金属膏、碳纳米管、ACI (各向异性导电墨水)、ACF(各向异性导电膜)以及导电膏中的任一个可形成在第一连接部102a与第四连接部114之间、第二连接部102b与第三连接部106之间以及第三连接部106与第四连接部114之间，作为连接构件。举例来说，诸如焊料球的外部连接端子130可粘附到球焊盘101上。因此，可形成埋入COC (芯片上芯片)封装结构，其中上器件B设置在本体100上，而下器件A位于本体100中。 图2为示出根据本专利技术的另一个实施例的半导体封装件的剖面图。将省略与图I所示相同或者类似的构成元件的详细说明，仅描述不同的特征。参照图2，相比于图1，进一步示出形成在本体100上的模制构件120，其包封下器件A以及上器件B、C、D和E。例如，图2所示的半导体封装件是在晶片级模制并且通过切割工艺而单体化的半导体封装件。如从以上说明可知，在本专利技术的各种实施例中，沟槽限定在一般的堆叠封装结构中(例如COC(芯片上芯片)封装结构中)的基板上。下器件插入到沟槽中，而大于下器件的上器件堆叠在插入有下器件的基板上。这可提供稳定的平台使得上器件与基板和下器件电连接。结果，基板与上器件之间的电连接可得到改善。此外，在本专利技术的各种实施例中，因为下器件插入到沟槽中，所以可容易地执行底部填充工艺。尽管出于示例性的目的描述了本专利技术的具体实施例，但是本领域的技术人员应理解在不脱离所附权利要求公开的本专利技术的范围和精神的情况下，各种变型、添加和替换是可能的。本申请要求2011年2月15日提交的韩国专利申请第10-2011-0013240号的优先权，其全部内容通过引用结合于此。本文档来自技高网...

【技术保护点】

【技术特征摘要】
2011.02.15 KR 10-2011-00132401.一种半导体封装件，包括 本体，具有第一表面和背对该第一表面的第二表面，并且在该第一表面中形成有沟槽； 第一连接部，配置为将该本体的该第一表面的一部分电连接到该第二表面的一部分； 第二连接部，配置为将该沟槽的底部的一部分电连接到该本体的该第二表面的一部分； 下器件，设置在该沟槽中并且具有第三连接部，该第三连接部配置为电连接该第二连接部；以及 上器件，设置在该本体和该下器件上并且具有第四连接部，该第四连接部配置为电连接该第一连接部和该第三连接部。2.根据权利要求I所述的半导体封装件，其中该本体是印刷电路板、半导体芯片、晶片、硅插入物、包括无源器件的插入物、包括有源器件的插入物、包括无源器件的印刷电路板以及包括有源器件的印刷电路板中的任一个。3.根据权利要求I所述的半导体封装件，其中该下器件和该上器件包括半导体芯片。4.根据权利要求I所述的半导体封装件，进一步包括 ...

【专利技术属性】
技术研发人员：梁胜宅，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：