锚定的导电通孔及形成方法技术

本发明专利技术涉及锚定的导电通孔及形成方法，还涉及一种导电通孔和形成方法。该导电通孔包括位于导电接触结构(26，28)与位于该导电接触结构上方的电介质层(64)的悬突部分(70，72)之间的部分。在一个实施例中，通过在该导电接触结构上形成底切层，然后在该导电接触结构和底切层上形成电介质层，而形成该悬突部分。在该电介质层上形成开口(66，68)，并且通过该开口去除底切层的材料，以产生电介质层的悬突部分。然后，在该悬突部分下面和在该开口内，形成导电通孔的导电材料(74，76)。

【技术实现步骤摘要】
锚定的导电通孔及形成方法
本公开一般地涉及半导体工艺，并且更具体地说，涉及一种锚定的导电通孔(anchoredconductivevia)及形成方法。
技术介绍
在半导体工艺中，金属层与下方表面的粘接有时不足以承受来自半导体封装的机械应力或热应力。这可能导致金属层从下方的表面抬升或与其分离。这种抬升或者分离可能导致例如电开路或者提供了湿气或者污染物进入的路径。
技术实现思路
根据本专利技术一个方面，提供了一种用于形成导电通孔的方法，包括：形成具有导电材料的表面的导电接触结构；在所述导电接触结构上形成底切层，所述底切层是与所述导电材料的表面不同的材料；在所述底切层在和所述导电接触结构上形成电介质层，所述底切层位于所述电介质层与所述导电接触结构之间；在所述导电接触结构上的所述电介质层中形成开口；通过所述电介质层中的开口去除所述底切层的材料，其中通过所述电介质层中的开口露出所述导电接触结构的表面，其中通过去除所述底切层的材料形成的开口比所述电介质层中的开口宽，使得所述电介质层具有在所述导电接触结构上方的与所述电介质层中的开口相邻的悬突部分；以及以导电填充材料填充通过所述去除所述底切材料形成的开口并且至少部分地填充所述电介质层中的开口，其中所述填充形成位于所述电介质层的所述悬突部分与所述导电接触结构之间的导电填充材料。根据本专利技术另一方面，提供了一种集成电路，包括：导电接触结构，包括具有最高点的主顶表面；电介质层，位于所述主顶表面上，所述电介质层包括位于所述主顶表面上的悬突部分，所述悬突部分限定开口，其中所述悬突部分具有与所述主顶表面的所述最高点所在的平行面垂直分离的下侧平面；以及导电材料结构，与所述导电接触结构电导通，其中所述导电材料结构包括垂直地位于所述悬突部分的下侧平面与所述导电接触结构的所述主顶表面之间的第一部分，所述导电材料结构包括至少部分地填充所述悬突部分所限定的所述开口的第二部分。附图说明以示例的方式示出了本专利技术，并且本专利技术不受附图的限制，在附图中，相同的附图标记指示类似的单元。附图中的单元出于简化和清楚起见而示出的，而不必按比例绘制。图1示出根据本专利技术一个实施例的处于工艺阶段的半导体结构10。图2示出根据本专利技术一个实施例的处于后续工艺阶段的图1所示半导体结构10。图3示出根据本专利技术一个实施例的处于后续工艺阶段的图2所示半导体结构10。图4示出根据本专利技术一个实施例的处于后续工艺阶段的图3所示半导体结构10。图5示出根据本专利技术一个实施例的处于后续工艺阶段的图4所示半导体结构10。图6示出根据本专利技术一个实施例的处于工艺阶段的半导体结构100。图7示出根据本专利技术一个实施例的处于后续工艺阶段的图6所示半导体结构100。图8示出根据本专利技术一个实施例的处于后续工艺阶段的图7所示半导体结构100。图9示出根据本专利技术一个实施例的处于后续工艺阶段的图8所示半导体结构100。具体实施方式在一个实施例中，为了改善导电通孔与下方金属垫盘(pad)的粘接，在金属垫盘上形成锚定的导电通孔。在一个实施例中，在金属垫盘上形成电介质层，并且在该电介质层中形成开口，导致在该金属垫盘上的电介质层的悬突部分。然后，该开口被至少部分填充以导电材料，以形成导电通孔，其中，导电材料形成在所述悬突部分的下方，以形成在电介质的悬突部分下延伸的导电通孔的锚部分。以这样的方式，锚部分可以允许改善导电通孔对下方的金属垫盘的粘接性。在一个实施例中，该导电材料被形成为具有张性(tensile)内部应力，使得它紧压着电介质的悬突部分。以这样的方式，电介质层与导电通孔之间的间隙可以被进一步减小。图1示出根据本专利技术一个实施例的半导体结构10，其具有器件结构16，器件结构16包括多个互连层14和最终金属层12。注意，器件结构16可以是集成电路的一部分，并且可以是晶片或者工件的一部分。最终金属层12包括处于器件结构16的顶表面的金属垫盘26和金属垫盘28。金属垫盘26和28可以由诸如例如铜或者铝的金属形成。注意，金属垫盘26和28每一个也可以被称为导电接触结构。互连层14可以包括任意数量的可以用于在最终金属层12与器件结构16内的位于互连层14下方的任何器件之间路由电信号的互连层。互连层14包括导电互连18和20以及导电通孔22和24，其中导电通孔22将导电互连18电连接到金属垫盘26，而导电通孔24将导电互连20电连接到金属垫盘28。互连层14的导电部分(例如，导电通孔22和24以及导电互连18和20)可以由例如铜或者铝形成。器件结构16包括围绕金属层12和互连层14的导电部分的层间电介质(ILD)30。注意，如下面将参考替代实施例所描述的，金属层12可以不是最终金属层，因为可以在金属层12之后形成另外的互连层。仍参考图1，结构10包括在器件结构16上(在金属垫盘26和28上及在ILD30上)形成的底切层32。金属垫盘26和28每一个都具有导电材料的顶表面，并且底切层32是与金属垫盘26和28的表面不同的材料。在一个实施例中，底切层32可以是诸如例如二氧化硅的电介质材料。此外，在一个实施例中，底切层32可以由与ILD30不同的电介质材料形成。结构10还包括形成在底切层32上的钝化层34。钝化层34可以被称为电介质层，并且可以包括任何适当的电介质材料。在一个实施例中，底切层32是粘接到上面的钝化层34并粘接到下面的最终金属层12的粘接层。注意，器件结构16的器件可以是任何类型的，并且可以形成在任何类型的半导体基板上。例如，半导体基板可以包括任何半导体材料或者材料组合，诸如砷化镓、锗硅、绝缘体上硅(SOI)、硅、单晶硅等以及它们的组合。此外，在一个实施例中，底切层32形成在器件结构16(其可以是工件的一部分)的表面的处于导电接触结构之外(金属垫盘26和28之外)的区域上。类同地，钝化层34也可以形成在器件结构16的表面的处于导电接触结构之外的区域上。图2示出根据本专利技术一个实施例的在金属垫盘26和金属垫盘28上的钝化层34中分别形成开口36和38之后的图1所示结构10。在一个实施例中，进行蚀刻穿过钝化层34，以露出金属垫盘26和28上的底切层32。因此，开口36和38(分别在金属垫盘26和28上)每一个都露出下面的一部分底切层32。图3示出根据本专利技术一个实施例的在使开口36和38延伸以分别露出金属垫盘26和28后的图2所示结构10。开口36和38被形成为使得它们分别露出下面的金属垫盘26和28，并且导致与每个开口36和38相邻的钝化层34的悬突部分。例如，在一个实施例中，进行各向同性蚀刻，以使得底切层32的在开口36和38内的部分被移除，从而底切钝化层34。(因此，注意，底切层32是可以相对于钝化层34选择性蚀刻的材料。)以这样的方式，钝化层34包括邻近开口36的悬突部分40和邻近开口38的悬突部分42。因此，注意，开口36包括位于金属垫盘26与钝化层34之间的底部部分，所述底部部分具有比钝化层34内的顶部部分宽的开口。类同地，开口38包括位于金属垫盘28与钝化层34之间的底部部分，所述底部部分具有比钝化层34内的顶部部分宽的开口。如图3所示，金属垫盘26和28的顶表面分别通过开口36和38露出，其中通过去除部分底切层32形成的开口比钝化层34中的开口宽，从而钝化本文档来自技高网...

【技术保护点】

【技术特征摘要】
2011.02.17 US 13/029,2051.一种用于形成导电通孔的方法，包括：形成具有导电材料的表面的导电接触结构；在所述导电接触结构上形成底切层，所述底切层是与所述导电材料的表面不同的材料；在所述底切层上和所述导电接触结构上形成电介质层，所述底切层位于所述电介质层与所述导电接触结构之间；在所述导电接触结构上的所述电介质层中形成开口；通过所述电介质层中的开口去除所述底切层的材料，其中通过所述电介质层中的开口露出所述导电接触结构的表面，其中通过去除所述底切层的材料形成的开口比所述电介质层中的开口宽，使得所述电介质层具有在所述导电接触结构上方的与所述电介质层中的开口相邻的悬突部分；以及以导电填充材料填充通过所述去除所述底切材料形成的开口并且至少部分地填充所述电介质层中的开口，其中所述填充形成位于所述电介质层的所述悬突部分与所述导电接触结构之间的导电填充材料，其中：填充所述开口被执行使得所述导电填充材料具有内部张应力以提供对所述悬突部分的向上压力，并且所述至少部分填充所述开口包括，以所述导电填充材料填充所述开口至所述电介质层的顶表面上方，以及在与所述电介质层的开口相邻的所述电介质层的顶表面上的区域中形成导电填充材料，其中所述导电填充材料具有内部张应力，以提供对...

【专利技术属性】
技术研发人员：T·S·尤林，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：