半导体器件以及用于制造半导体器件的方法技术

本发明专利技术公开了一种半导体器件以及用于制造半导体器件的方法，该半导体器件包括：第一半导体层，置于衬底的上方；第二半导体层，置于第一半导体层的上方；栅极凹陷，通过去除部分或全部的第二半导体层而置于第一半导体层上方的预定区域中；绝缘膜，置于栅极凹陷和第二半导体层的上方；栅极，置于栅极凹陷的上方，在栅极与栅极凹陷之间具有绝缘膜；源极和漏极，置于第一半导体层或第二半导体层的上方，其中，栅极凹陷的中心部分高于栅极凹陷的周边部分。

【技术实现步骤摘要】

本专利技术涉及一种。
技术介绍
由氮化物半导体GaN、AlN或hN、或其混晶等形成的材料具有宽带隙，并且已被用作高输出电子器件、短波长发光器件等。在这些器件当中，就高输出电子器件而言，与场效应晶体管(FET)相关的技术，尤其是与高电子迁移率晶体管(HEMT)相关的技术得到了发展。通过使用氮化物半导体的上述HEMT被用于高输出高效率放大器、高功率开关器件等。用于这种用途的HEMT需要为常关型且具有高介电强度等。从安全操作的角度来看，常关尤为重要。因此，已经研究了用于确保常关的各种方法。就用于确保常关的方法之一而言，提及这样一种方法，其中通过去除紧临栅极下方的部分半导体层形成栅极凹陷 (gate recess)。通过这种方法形成的栅极凹陷结构具有许多优点，例如可以使阈值电压为正而不用增加电极之间的电阻组件。同时，用于电力应用的常关型半导体器件需要具有高漏极击穿电压和高栅极击穿电压。因此，关于水平结构的FET和HEMT，使用了金属绝缘体半导体(MIS)结构，在该结构中形成有用作栅绝缘膜的绝缘膜。如上所述，关于使用GaN基半导体材料的HEMT，可以通过采用将栅极凹陷结构和MIS结构结合的结构来制造适合于电力应用的半导体器件。日本专利特许公开No. 2002-359256在此处为相关文献。
技术实现思路
根据本专利技术实施例的方案，一种半导体器件包括第一半导体层，置于衬底的上方；第二半导体层，置于第一半导体层的上方；栅极凹陷，通过去除部分或全部第二半导体层而被置于第一半导体层上方的预定区域中；绝缘膜，置于栅极凹陷和第二半导体层的上方；栅极，置于栅极凹陷的上方，在其与栅极凹陷之间具有绝缘膜；以及源极和漏极，置于第一半导体层或第二半导体层的上方，其中，栅极凹陷的中心部分高于该栅极凹陷的周边部分。本专利技术的目的和优点将通过权利要求中特别指出的元件和组合来实现和获得。应当理解，前述的大致描述和随后的详细描述都是示例性和说明性的，并非限制如权利要求所要求保护的本专利技术。附图说明图1为由GaN等形成的HEMT的说明图2为根据第一实施例的半导体器件的结构图；图3为根据第一实施例的半导体器件的说明图；图4为根据第一实施例的另一个半导体器件的说明图；图5为根据第一实施例的另一个半导体器件的结构图；图6A至图6J为用于制造根据第一实施例的半导体器件的方法的图示；图7为半导体器件中的击穿电压的说明图；图8为根据第二实施例的半导体器件的结构图；图9A至图9J为用于制造根据第二实施例的半导体器件的方法的图示；图10为根据第三实施例的半导体器件的结构图；图IlA至图IlI为用于制造根据第三实施例的半导体器件的方法的图示；图12为根据第四实施例的离散封装的半导体器件的说明图；以及图13为根据第四实施例的PFC电路的电路图。具体实施例方式参照附图将阐述各种实施例。如相关技术中的图1所示，以栅极凹陷的底部呈平面形状的方式形成具有上述栅极凹陷结构的HEMT。即，在由这种具有栅极凹陷结构的HEMT形成的半导体器件410中，i_GaN电子渡越层 412、i-AlGaN 间隔层 413、n-AlGaN 电子供应层 414 以及 η-GaN 覆盖层(cap layer) 415 置于由半绝缘SiC等形成的衬底411上。从而，在i-GaN电子渡越层412与i_AWaN间隔层413之间的界面附近的i-GaN电子渡越层412中形成二维电子气体(2DEG)412a。栅极凹陷422置于n-GaN覆盖层415和n-AWaN电子供应层414中。用作栅绝缘膜的绝缘膜431 置于栅极凹陷422的底部和侧面以及n-GaN覆盖层415上。此外，栅极432置于设置有栅极凹陷422的区域上，栅极432与栅极凹陷422之间具有绝缘膜431。源极433和漏极434 置于n-AlGaN电子供应层414上。栅极凹陷422的底部通过普通的干蚀刻等形成，并且其几乎为平面。然而，如果栅极凹陷的底部423几乎形成为平面，则在2DEG 412a中形成由虚线表示且几乎不存在电子的区域412b。这种情况下，如果在漏极和源极之间施加高电压，则在虚线表示的区域A中， 电场集中于漏极434侧的栅极432端部处的绝缘膜431、i-AlGaN间隔层413等上。因此， 在绝缘膜431和半导体层(例如，i-AKiaN间隔层413)中发生介电击穿等现象，半导体器件受到损坏，并且可靠性降低。因此，提供了高度可靠的半导体器件以及用于制造该半导体器件的方法，在该半导体器件中，在用作栅绝缘膜的绝缘膜和半导体层中不容易发生介电击穿等。参照图2将描述根据本实施例的半导体器件。根据本实施例的半导体器件10包括在由半绝缘膜SiC等形成的衬底11上通过外延生长形成的电子渡越层12、间隔层13、电子供应层14以及覆盖层15。就这点而言，用作第一半导体层的电子渡越层12由i-GaN形成，用作第四半导体层的间隔层13由i-AKiaN形成。同时，用作第二半导体层的电子供应层14由n-AWaN形成，用作第三半导体层的覆盖层15由n-GaN形成。从而，在由i-GaN形成的电子渡越层12与由i-AKiaN形成的间隔层13之间的界面附近由i_GaN形成的电子渡越层12中形成二维电子气体ODEG)12a。通过蚀刻部分覆盖层15、电子供应层14以及间隔层13形成栅极凹陷22，并且通过对间隔层13加工成形而使栅极凹陷22的底部23形成为凸状。即，在用作第四半导体层的间隔层13中以凹陷22的中心部分23a高于凹陷22的周边部分23b的方式形成栅极凹陷22的底部23。如上所述的用于使栅极凹陷22的底部23形成为凸状的方法将被稍后描述。而且，用作栅绝缘膜的绝缘膜31置于栅极凹陷22的底部23和侧面以及覆盖层15上。 栅极32置于设置有栅极凹陷22的区域上，栅极32与栅极凹陷22之间具有绝缘膜31。而且，源极33和漏极34置于电子供应层14上。就这点而言，源极33和漏极34也可以置于电子渡越层12等上。在本实施例中，如图3所示，栅极凹陷22的底部23形成为其中心部分23a高于周边部分23b的形状。S卩，栅极凹陷22的底部23以周边部分2 更深于中心部分23a的方式形成。因此，使得区域12b的电子密度高于区域12c以及2DEG 1 的电子密度，其中区域12b对应于栅极凹陷22的底部23的中心部分23a且由虚线表示，区域12c对应于栅极凹陷22的底部23的周边部分2 且由虚线表示。在采用这种结构的情况下，漏极34侧的栅极32端部上的电场的集中得以缓和 (relax)，并且可以防止或减小介电击穿等。即，可以增加区域12b (其为紧临栅极32下方的中心部分)中的二维电子气体的电子，紧临栅极32下方的电场的集中得以缓和，并且可以防止或减小绝缘膜31和半导体层中的击穿，从而可以改善可靠性。就这点而言，在本实施例中，除上述结构之外，如图4所示，可以在中心部分23a处暴露出用作第四半导体层的间隔层13并在周边部分2 处暴露出用作第一半导体层的电子渡越层12的方式形成栅极凹陷22的底部23。在同样采用这种结构的情况下，可以使区域12b的电子密度高于区域12c以及2DEG 12a的电子密度，其中区域12b对应于栅极凹陷 22的底部23的中心部分23a，区域12c对应于栅极凹陷22本文档来自技高网...

【技术保护点】

【技术特征摘要】
...

【专利技术属性】
技术研发人员：远藤浩，多木俊裕，吉川俊英，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：