引脚框架及其集成电路制造技术

一种引脚框架包括芯片支架和底盘。芯片支架包括芯片和引线。芯片位于芯片支架的中央，引线分布在芯片的四周与芯片连接。底盘设有多个并列排布的连接区，每个连接区均并列连接多个芯片支架。上述引脚框架的芯片支架结构简单，引线可以从芯片的四周引出，可以在四周通过引线和其他的芯片支架相互导通。则多个芯片支架可以实现二维分布。引脚框架的底盘设有多个连接区，并且连接区在底盘并列排布，增加了底盘上芯片支架的数量。充分利用了引脚框架的空间，提高了引脚框架的集中性。并且还提供了一种集成电路。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

引脚框架及其集成电路
本技术涉及半导体元件的焊接基架，特别是涉及一种芯片支架的引脚框架及其集成电路。
技术介绍
随着科技和经济的发展，电子产品越来越追求精小化。电子产品由各种芯片集成电路构成，该芯片集成电路焊接在引脚框架内的芯片支架上。电子产品的精小化发展趋势， 要求引脚框架的单位面积上设有更多的芯片集成电路。但是，目前大多数单个引脚框架上只能连接数量很少的芯片支架，集中度不高，因此为达到产品的功能，则需要的较多的引脚框架，造成产品的体积过大，不利于产品的精小化及升级换代，造成引脚框架的使用效率较低，生产成本较高。
技术实现思路
基于此，有必要提供一种集中度较高的引脚框架及其集成电路。一种引脚框架包括芯片支架和底盘。芯片支架包括芯片和引线。所述芯片位于所述芯片支架的中央，所述引线分布在所述芯片的四周与所述芯片连接。底盘设有多个并列排布的连接区，每个所述连接区均连接多个并列排布的所述芯片支架。进一步地，所述连接区为10个。进一步地，每个所述连接区设有4个所述芯片支架。还提供一种集成电路，所述集成电路包括胶体、引脚和引脚框架。胶体由贴装型表面封装。引脚连接在所述胶体的两侧，呈L形。引脚框架与所述引脚连接，由所述贴装型表面封装在所述胶体内。进一步地，所述胶体的宽度为0. 236英寸。进一步地，所述胶体的长度为0. 605英寸。进一步地，所述胶体的厚度为0. 092英寸。上述引脚框架的芯片支架结构简单，引线从芯片的四周引出，则芯片支架可以在四周通过引线和其他的芯片支架相互导通。则多个芯片支架之间不仅仅可以一维线性排布，还可以实现二维分布。引脚框架的底盘设有多个连接区，并且连接区在底盘上并列排布。由于分设有不同的连接区，则芯片支架按照连接区进行排列分布，芯片支架可以按照两维分布在整个底盘上，增加了底盘上芯片支架的数量。充分利用了引脚框架的空间，提高了引脚框架的集中性。并且还提供了一种集成电路，集成电路利用贴装型表面封装上述引脚框架，降低了胶体的厚度。使用L形引脚，减小了集成电路的高度。上述集成电路能更进一步地提高电子产品的精小化。附图说明图1为一实施例的引脚框架的内部结构示意3图2为图1所示引脚框架中的芯片支架的结构示意图；图3为一实施例的集成电路的结构示意图；图4为图3所示集成电路的剖视图。具体实施方式为了便于理解本技术，下面将参照相关附图对本技术进行更全面的描述。附图中给出了本技术的较佳实施例。但是，本技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本技术的公开内容理解的更加透彻全面。需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、 “右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。除非另有定义，本文所使用的所有的技术和科学术语与属于本技术的
的技术人员通常理解的含义相同。本文中在本技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本技术。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。请参阅图1，引脚框架100包括多个芯片支架110和底盘120。请参阅图2，芯片支架110包括芯片112和引线114。芯片112位于芯片支架110 的中央，引线114分布在芯片112的四周与芯片112连接。请参阅图1，底盘120设有多个并列排布的连接区122，每个连接区122均并列排布多个芯片支架110。底盘120根据芯片支架110的长度来划分连接区122。连接区122 并列排布在底盘120上。芯片支架110连接在连接区122上，连接区122根据芯片支架110 的宽度来调整连接区122的大小。芯片支架110呈队式排列在每个连接区122上。连接区 122为10个。每个连接区122设有4个芯片支架110，则引脚框架100上具有40个芯片支架110。可以理解，芯片支架110可以通过焊接方式和连接区122连接，也可以使用导电银胶将芯片支架110粘合在连接区122上。上述引脚框架100的芯片支架110结构简单，引线114可以从芯片112的四周引出，则芯片支架Iio可以在四周通过引线114和其他的芯片支架110相互导通。则多个芯片支架110不仅仅可以一维线性排布，还可以实现二维分布。引脚框架100的底盘120设有多个连接区，并且连接区122在底盘120并列排布。由于分设有不同的连接区122，则芯片支架110按照连接区122进行排列分布，芯片支架110可以按照两维分布在整个底盘120 上，增加了底盘120上芯片支架110的数量。充分利用了引脚框架100的空间，提高了引脚框架100的集中性。请参阅图3，还提供了集成电路200，集成电路200包括胶体210、引脚220和上述引脚框架100。胶体210由贴装型表面封装。胶体210的宽度为0. 236英寸。胶体210的长度为 0. 605英寸。胶体210的厚度为0. 092英寸。弓丨脚220位于胶体210的两侧，呈L形。引脚框架100与引脚220连接，由贴装型表面封装在胶体210内。引脚框架100缩小了体积，并且能够容纳更多的芯片，具有较高的集中性。胶体 210由SOP封装技术封装，具有贴装型表面。SOP封装又叫做小型电路封装，利用这种封装技术封装的集成电路的引脚均分布在两边，其引脚数目多在观个以下，表面封装能使得集成电路200具有轻薄且小的优点。胶体210的宽度为0.236英寸。胶体210的长度为0. 605 英寸。胶体210的厚度为0.092英寸。可以理解，胶体210的尺寸大小可以根据生产需要设计。在减小尺寸和减少材料用量的同时，保证缩小的集成电路200仍然具有较大集成电路相同的性能，不能因为尺寸的减小而影响集成电路200的性能，降低成本。请参阅图4，引脚220呈L形，和以往的直线形的引脚相比，L形的引脚220具有较大的连接面积，能够更加稳固的连接。并且，降低了集成电路200的高度，有利于提高电子产品的精小化。上述集成电路200包括上述具有较高集中性的引脚框架100，所以在较小的体积的体积内能够容纳了更多的芯片。并且使用SOP封装技术，L型的引脚220进一步减小了集成电路200的体积，进一步地提高电子产品的精小化。以上所述实施例仅表达了本技术的几种实施方式，其描述较为具体和详细， 但并不能因此而理解为对本技术专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变形和改进，这些都属于本技术的保护范围。因此，本技术专利的保护范围应以所附权利要求为准。权利要求1.一种引脚框架，其特征在于，所述引脚框架包括芯片支架，包括芯片和引线，所述芯片位于所述芯片支架的中央，所述引线分布在所述芯片的四周与所述芯片连接；及底盘，设有多个并列排布的连接区，每个所述连接区均连接多个并列排布的所述芯片支架。2.根据权利要求1所述的引脚框架，其特征在于，所述连接区为10个。3.根据权利要求2所述的本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：陈庠稀，陈思翰，姚宗银，
申请(专利权)人：深圳中星华电子有限公司，
类型：实用新型
国别省市：