与CMOS工艺兼容的槽屏蔽共面带状线制造技术

本发明专利技术提供一种带状线，所述带状线包括：接地层，在上述衬底上方延伸穿过多个介电层；信号线，在上述衬底的上方，并且位于上述接地层的一侧；第一多条金属带，在上述信号线的下面，并且位于第一金属层中，其中上述第一多条金属带彼此平行，并且彼此以间隔隔开；以及第二多条金属带，在上述信号线的下面，并且位于上述第一金属层上方的第二金属层中。上述第二多条金属带垂直重叠上述间隔。上述第一多条金属带通过上述接地层电连接于上述第二多条金属带，并且没有通孔物理接触上述第一多条金属带和上述第二多条金属带。本发明专利技术还提供了一种与CMOS工艺兼容的槽屏蔽共面带状线。

【技术实现步骤摘要】

本专利技术涉及集成电路领域，更具体地，涉及一种槽屏蔽共面带状线。
技术介绍
在微波电路应用中，传输线是重要的元件。传输线用于在微波电路的有源器件和无源器件之间提供相互连接，并且也被用作阻抗匹配元件。带状线是广泛应用在单片微波集成电路(MMIC)应用中的传输线中的一种。带状线应用在MMIC应用中时具有多个优点。首先，由于微带状线由设置在衬底上的导电层形成，因此容易适合于集成电路的制造工艺。因此，带状线能够利用常用的集成电路(例如，互补金属氧化物半导体(CMOS))集成在同一衬底上。在作为带状线中的一种的传统接地共面波导(GCPW)中，信号线通过插入衬底与信号线之间的接地金属层与下面的衬底屏蔽。应该意识到，即使信号线形成在相应芯片的顶部金属层中，信号线与接地金属层之间的距离仍然非常小。因此，信号线与接地金属层之间的电容较小。GCPW的特性阻抗也较小，其中特性阻抗与GCPW的感应系数和电容的商的平方根成比例。然而，GCPW需要具有与连接器件的特性阻抗相匹配的特性阻抗。这需要减小信号线的宽度或者增加信号线与接地金属层之间的间隔。由于间隔受到顶部金属层与衬底之间的距离的限制，因此金属线的宽度必须非常小，这不仅使工艺困难，并且会导致信号线的电阻不希望地增加。
技术实现思路
为了解决现有技术中所存在的问题，根据本专利技术的一个方面，提供了一种器件，包括衬底；以及带状线，所述带状线包括接地层，在所述衬底上方延伸穿过多个介电层，并且包括位于所述多个介电层中的多条金属线以及位于所述多条金属线之间并将其相互连接的通孔；第一信号线，在所述衬底的上方，并且位于所述接地层的一侧，其中第一信号线具有平行于所述接地层的第二纵向方向的第一纵向方向；第一多条金属带，在所述第一信号线的下面，并且位于第一金属层中，其中所述第一多条金属带彼此平行，并且彼此以间隔隔开；以及第二多条金属带，在所述第一信号线的下面，并且位于所述第一金属层上方的第二金属层中，其中所述第二多条金属带垂直重叠所述间隔，并且所述第一多条金属带通过所述接地层电连接于所述第二多条金属带，并且没有通孔将所述第一多条金属带中的一条和所述第二多条金属带中的一条物理接触。在该器件中，在所述衬底的俯视图中，所有间隔完全被所述第二多条金属带覆盖， 并且在所述第一条金属带和所述第二多条金属带之间基本没有间隔留下；或者所述第一多条金属带中的一条的边缘部分重叠所述第二多条金属带中的一条的边缘部分，并且所述第一多条金属带中的一条的中央部分与所述第二多条金属带中的一条的中央部分不重叠；或者所述器件还包括下部通孔，用于将所述接地层的底部连接于所述第一多条金属带，其中所述下部通孔通过介电材料与所述第二多条金属带隔开。在该器件中，在所述衬底的俯视图中，所述第一条金属带和所述第二多条金属带占据矩形区域，基本上全部所述接地层以及基本上全部所述信号线位于所述矩形区域中； 或者所述第一金属层为底部金属层(Ml)，并且所述第二金属层(IC)直接位于所述底部金属层的上方；或者所述器件还包括第二信号线，在所述接地层的相对侧，并且直接位于所述第一条金属带和所述第二多条金属带的上方。根据本专利技术的另一方面，提供了一种器件，包括半导体衬底；接地层，在所述半导体衬底上方延伸穿过多个介电层，并且包括位于所述多个介电层中的多条金属线以及位于所述多条金属线之间并将其相互连接的通孔，其中所述接地层接地；信号线，位于所述接地层的一侧，并且平行于所述接地层；第一多条金属带，在所述信号线和所述接地层的下面；以及第二多条金属带，在所述信号线和所述接地层的下面，其中所述第一条金属带和第二多条金属带的每一条均包括垂直重叠所述信号线的一部分的第一部分以及垂直重叠所述接地层的一部分的第二部分，并且在所述第一条金属带和所述第二多条金属带的俯视图中，所述第一条金属带和所述第二多条金属带以交替的图案配置。在该器件中，所述第一条金属带和第二多条金属带的每一条彼此物理断开，没有通孔接触所述第一多条金属带中的任一条和所述第二多条金属带中的任一条；或者所述第一条金属带和所述第二多条金属带接地；或者在所述第一条金属带和所述第二多条金属带的俯视图中，所述第一条金属带和所述第二多条金属带形成矩形区域。在该器件中，在所述第一多条金属带和所述第二多条金属带的俯视图中，在所述第一多条金属带之间基本上没有间隔未被所述第二多条金属带垂直重叠；或者所述第一多条金属带和所述第二多条金属带位于不同的金属层中；或者所述第一多条金属带和所述第二多条金属带的纵向方向垂直于所述信号线和所述接地层的纵向方向。根据本专利技术的又一方面，提供了一种器件，包括半导体衬底；接地层，在所述半导体衬底上方延伸穿过多个介电层，并且包括位于所述多个介电层中的多条金属线以及位于所述多条金属线之间并将其相互连接的通孔，其中所述接地层接地；信号线，在所述半导体衬底的上方，并且平行于所述接地层；第一导电类型的第一多条阱带，位于所述半导体衬底中；第二阱带，位于所述半导体衬底中，并且将所述第一多条阱带中的两条彼此隔开，并且所述第二阱带为与所述第一导电类型相反的第二导电类型，并且所述多条第一阱带和所述第二阱带的每一条均包括垂直重叠所述信号线的一部分的第一部分以及垂直重叠所述接地层的一部分的第二部分；以及电连接件，将所述第一多条阱带和所述第二阱带电连接于所述接地层。在该器件中，所述电连接件包括接触栓塞；或者所述器件还包括所述第二导电类型的第二多条阱带，位于所述半导体衬底中，所述第二阱带为所述第二多条阱带中的一条， 其中所述第一多条阱带和第二多条阱带以交替的图案配置。该器件还包括所述第二导电类型的阱区，直接位于所述第一多条阱带和所述第二阱带的下方并接触所述第一多条阱带和所述第二阱带。在该器件中，所述阱区的底部接触所述半导体衬底，并且所述半导体衬底为所述第一导电类型；或者所述器件还包括所述第一导电类型的附加阱区，位于所述阱区之间并接触所述阱区，其中所述半导体衬底为所述第二导电类型。附图说明为了更全面地理解实施例及其优点，结合附图对接下来的说明书进行描述，其中图IA示出了根据实施例的槽屏蔽共面带状线的立体图；图IB和图IC示出了图IA中示出的结构的横截面图；图ID示出了图IA中示出的结构的俯视图；图2A示出了根据可选实施例的槽屏蔽共面带状线的立体图；图2B和图2C示出了图2A中示出的结构的横截面图；以及图2D示出了图2A中示出的结构的俯视图。具体实施例方式下面，详细讨论本专利技术各实施例的制造和使用。然而，应该理解，本专利技术提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅示出了制造和使用本专利技术的具体方式，而不用于限制本专利技术的范围。根据实施例，提供了新的槽屏蔽共面带状线(CPS)。并且，描述实施例的变化。贯穿各种视图以及示例性实施例，相同的参考标号表示相同的元件。图IA示出了根据实施例的槽屏蔽CPS20的立体图。槽屏蔽CPS20形成在衬底28 上方，该槽屏蔽CPS包括一条或者两条信号线22、接地层24、以及接地金属带沈(包括2队和^B)。在实施例中，衬底观为半导体衬底，并且包含例如硅、锗等常用的半导体材料。衬底观也可以由例如玻璃的绝缘材料形成，或者由具有介于半导体材料和介电材料之间的电阻率的高电阻材料形成。图IA中本文档来自技高网...

【技术保护点】

【技术特征摘要】
...

【专利技术属性】
技术研发人员：林佑霖，颜孝璁，陈和祥，郭晋玮，周淳朴，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：