与CMOS工艺兼容的槽屏蔽共面带状线制造技术

本发明专利技术提供一种带状线，所述带状线包括：接地层，在上述衬底上方延伸穿过多个介电层；信号线，在上述衬底的上方，并且位于上述接地层的一侧；第一多条金属带，在上述信号线的下面，并且位于第一金属层中，其中上述第一多条金属带彼此平行，并且彼此以间隔隔开；以及第二多条金属带，在上述信号线的下面，并且位于上述第一金属层上方的第二金属层中。上述第二多条金属带垂直重叠上述间隔。上述第一多条金属带通过上述接地层电连接于上述第二多条金属带，并且没有通孔物理接触上述第一多条金属带和上述第二多条金属带。本发明专利技术还提供了一种与CMOS工艺兼容的槽屏蔽共面带状线。

【技术实现步骤摘要】

本专利技术涉及集成电路领域，更具体地，涉及一种槽屏蔽共面带状线。
技术介绍
在微波电路应用中，传输线是重要的元件。传输线用于在微波电路的有源器件和无源器件之间提供相互连接，并且也被用作阻抗匹配元件。带状线是广泛应用在单片微波集成电路(MMIC)应用中的传输线中的一种。带状线应用在MMIC应用中时具有多个优点。首先，由于微带状线由设置在衬底上的导电层形成，因此容易适合于集成电路的制造工艺。因此，带状线能够利用常用的集成电路(例如，互补金属氧化物半导体(CMOS))集成在同一衬底上。在作为带状线中的一种的传统接地共面波导(GCPW)中，信号线通过插入衬底与信号线之间的接地金属层与下面的衬底屏蔽。应该意识到，即使信号线形成在相应芯片的顶部金属层中，信号线与接地金属层之间的距离仍然非常小。因此，信号线与接地金属层之间的电容较小。GCPW的特性阻抗也较小，其中特性阻抗与GCPW的感应系数和电容的商的平方根成比例。然而，GCPW需要具有与连接器件的特性阻抗相匹配的特性阻抗。这需要减小信号线的宽度或者增加信号线与接地金属层之间的间隔。由于间隔受到顶部金属层与衬底之间的距离的限制，因此金属线的宽本文档来自技高网...

【技术保护点】

【技术特征摘要】
...

【专利技术属性】
技术研发人员：林佑霖，颜孝璁，陈和祥，郭晋玮，周淳朴，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：