一种高性能金属-氧化物-金属电容以及制作高性能金属-氧化物-金属电容的方法，通过有选择性对金属介电层进行光刻蚀刻来实现在同一层金属介电层中存在两种k值薄膜，将非MOM区域用低k介质填充，使得MOM区域采用高K介质，实现了高性能的金属-氧化物-金属电容，节省了芯片面积，降低了成本，同时与传统工艺相适应。
【技术实现步骤摘要】
本专利技术涉及一种MOM (metal-oxide-metal)电容及其制作方法，属于集成电路制造，尤其涉及。
技术介绍
随着CMOS器件尺寸的不断缩小，其后段互联所用的介电质的介电常数k也不断降低，人们也在不断寻找新的介电质材料，从最初单纯的二氧化硅发展到了 FSG、SiOC，直到 45nm节点一下的多孔的超低k薄膜。参考图1和图2所示出的现有技术的属-氧化物-金属电容的结构示意图，其中， 为了更好的进行说明，图1划分了铜互连区域1和金属-氧化物-金属电容区域1，图2为图1中A-A’线处的截面图，可以发现，铜互连区域1和金属-氧化物-金属电容区域2中， 都采用的是低K值薄膜3。目前的技术发展是，随着薄膜k值的降低，在互连中集成相同大小的电容C就需要更大的面积(C OC K)，面积的浪费就增加了芯片的制作成本。因此，提供一种能够有效提高金属-氧化物-金属电容性能，同时互连结构采用低 K薄膜的结构就显得尤为重要了。
技术实现思路
本专利技术的目的是是用选择性的光刻来实现高k和低k薄膜，从而在高k薄膜上实现高性能Μ0Μ，而能保持传统互连低k的优越性。本专利技术公开一种高性能金属-氧化物-金属电容，其中，包括形成在第一刻蚀阻挡层上的第一介电层薄膜，所述第一介电层薄膜包括第一高K值区域和第一低K值区域，所述第一介电层薄膜上覆盖有第一低K值介电层薄膜，第一低K值介电层薄膜与第一低K值区域的材料相同；形成在第二刻蚀阻挡层上的第二介电层薄膜，所述第二介电层薄膜包括第二高K值区域和第二低K值区域，所述第二介电层薄膜上覆盖有第二低K值介电层薄膜，第二低K值介电层薄膜与第二低K值区域的材料相同；所述第二刻蚀阻挡层覆盖所述第一低K值介电层薄膜，所述第二高K值区域位于所述第一高K值区域的竖直上方，所述第二低K值区域位于所述第一低K值区域的竖直上方；位于所述第一高K值区域和第一低K值区域上方的所述第一低K值介电层薄膜中分别设置有金属填充的若干下沟槽，位于第二高K值区域和第二低K值区域上方的所述第二低K 值介电层薄膜中分别设置有金属填充的若干上沟槽，每一个上沟槽在竖直方向上至少对应一个下沟槽；竖直贯穿第二低K值介电层薄膜、第二介电层薄膜和第二刻蚀阻挡层的接触孔，每一个接触孔分别与一个第二低K值区域上方的上沟槽在竖直方向上重合，并接触位于所述接触孔竖直下方的下沟槽。上述的高性能金属-氧化物-金属电容，其中，所述第一高K值区域的材料为USG， FSG, BD, BDl或BDII中一种，所述第一低K值介电层薄膜以及所述第一低K值区域的材料为USG，FSG，BD, BDl或BDII中比所述第一高K值区域K值低的一种，。上述的高性能金属-氧化物-金属电容，其中，所述第一高K值区域和第二高K值区域的材料相同，所述第一低K值区域和第二低K值区域的材料相同，所述第一低K值介电层薄膜和第二低K值介电层薄膜的材料相同。上述的高性能金属-氧化物-金属电容，其中，所述第一介电层薄膜和所述第二介电层薄膜厚度相同，所述第一低K值介电层薄膜和第二低K值介电层薄膜的厚度相同。 上述的高性能金属-氧化物-金属电容，其中，所述第一介电层薄膜和所述第二介电层薄膜厚度取值范围均为100(Γ10000Α，所述第一低K值介电层薄膜和第二低K值介电层薄膜厚度取值范围均为100(Γ10000Α。根据本专利技术的另一个方面，还公开一种高性能金属-氧化物-金属电容的制作方法，其中，包括如下步骤提供一淀积有第一刻蚀阻挡层的晶圆；在所述第一刻蚀阻挡层上淀积第一介电层薄膜，所述第一介电层薄膜包括第一高K值区域和第一低K值区域；淀积第一低K值介电层薄膜覆盖所述第一介电层薄膜；在位于第一高K值区域和第一低K值区域上方的所述第一低K值介电层薄膜中分别刻蚀若干下沟槽并填充金属；化学机械平坦化所述第一低K值介电层薄膜； 淀积第二刻蚀阻挡层覆盖所述第一低K值介电层薄膜；在所述第二刻蚀阻挡层上淀积第二介电层薄膜，所述第二介电层薄膜包括第二高K值区域和第二低K值区域，所述第二高K值区域位于所述第一高K值区域的竖直上方，所述第二低K值区域位于所述第一低K值区域的竖直上方；淀积第二低K值介电层薄膜覆盖所述第二介电层薄膜；在位于第二高K值区域和第二低K值区域上方的所述第二低K值介电层薄膜中分别刻蚀若干上沟槽，每一个上沟槽在竖直方向上至少对应一个下沟槽；在所述第二介电层薄膜的第二低K值区域中刻蚀接触孔，所述接触孔与一个第二低K 值区域中的上沟槽在竖直方向上重合，并接触位于其竖直下方的下沟槽； 在所述上沟槽和所述接触孔中填充金属； 化学机械平坦化所述第二低K值介电层薄膜。上述的制作方法，其中，所述第一介电层薄膜的制作的过程包括如下步骤 淀积第一K值介电材料覆盖所述第一刻蚀阻挡层；刻蚀去除部分所述第一 K值介电材料，刻蚀止于所述第一刻蚀阻挡层，位于第一 K值介电材料去除部分下方的第一刻蚀阻挡层暴露；淀积第二 K值介电材料覆盖所述第一 K值介电材料和所述第一刻蚀阻挡层暴露的部分；化学机械平坦化所述第二 K值介电材料和所述第一 K值介电材料，使所述第一 K值介电材料暴露。上述的制作方法，其中，所述第二介电层薄膜的制作的过程包括如下步骤 淀积第一K值介电材料覆盖所述第二刻蚀阻挡层；刻蚀去除部分所述第一 K值介电材料，刻蚀止于所述第二刻蚀阻挡层，位于第一 K值介电材料去除部分下方的第一刻蚀阻挡层暴露；淀积第二 K值介电材料覆盖所述第一 K值介电材料和所述第一刻蚀阻挡层暴露的部分；化学机械平坦化所述第二 K值介电材料和所述第一 K值介电材料，使所述第一 K值介电材料暴露。上述的制作方法，其中，所述第一 K值介电材料为USG，FSG, BD, BDl或BDII中一种，所述第二 K值介电材料为USG，FSG, BD, BDl或BDII中比所述第一 K值介电材料K值低的一种。上述的制作方法，其中，所述第一介电层薄膜和所述第二介电层薄膜厚度相同，所述第一低K值介电层薄膜和第二低K值介电层薄膜的厚度相同。上述的制作方法，其中，所述第一介电层薄膜和所述第二介电层薄膜厚度取值范围均为100(Γ10000Α，所述第一低K值介电层薄膜和第二低K值介电层薄膜厚度取值范围均为 1000 10000Α。根据本专利技术的另一个方面，还公开一种高性能金属-氧化物-金属电容的制作方法，其中，包括如下步骤提供一淀积有第一刻蚀阻挡层的晶圆；在所述第一刻蚀阻挡层上淀积第一高K值介电层薄膜，刻蚀去除部分第一高K值介电层薄膜使部分第一刻蚀阻挡层暴露；淀积第一低K值介电层薄膜覆盖所述第一高K值介电层薄膜； 化学机械平坦化所述第一低K值介电层薄膜，并保留足够的覆盖在第一高K值介电层薄膜上方的第一低K值介电层薄膜的厚度用于刻蚀形成沟槽；在位于第一高K值介电层薄膜和非第一高K值介电层薄膜上方的所述第一低K值介电层薄膜中分别刻蚀若干下沟槽并填充金属；化学机械平坦化所述第一低K值介电层薄膜； 淀积第二刻蚀阻挡层覆盖所述第一低K值介电层薄膜；在所述第二刻蚀阻挡层上淀积第二高K值介电层薄膜，刻蚀去除部分第二高K值介电层薄膜使部分第二刻蚀阻挡层暴露，剩余的第二高K值介电层薄膜位于剩余的第一高K值介电层薄膜的竖直上方；淀积第二低K值介电层薄膜覆盖所述第二高K值介电层薄膜； 化学机械平坦化本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：胡友存，李磊，张亮，姬峰，陈玉文，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。