本发明专利技术提供一种用于在衬底上形成互连件的方法和装置，包括在超低k电介质中蚀刻图样并使用活化能辅助烘烤从超低k电介质中去除湿气。在活化能辅助烘烤期间，以大约300至400摄氏度的温度，加热超低k电介质并将其暴露给仅具有大于400nm波长的光大约1至20分钟。在湿式清洁之后或者在化学机械抛光之后或者在二者之后执行活化能辅助烘烤。
【技术实现步骤摘要】
本专利技术总的来说涉及半导体制造工艺，更具体地，涉及半导体工艺以及用于形成互连件的工具。
技术介绍
为了减少互连件延迟和电容，低介电常数(低k)材料被用作集成电路(IC)器件中金属线的绝缘电介质。近年来，已经开发了低k(k大约小于3. 5)材料来代替相对较高介电常数的绝缘材料，诸如二氧化硅。具体地，低k膜被用于半导体器件中金属线之间的层间和层内电介质层。此外，一些超低k(k大约小于2. 5)材料膜利用细孔，即，多孔低k电介质膜来形成。这种超低k膜可以通过与光刻胶的涂覆类似的旋涂电介质(SOD)方法或者通过化学气相沉积(CVD)来沉积。因此，低k和超低k材料的使用被容易地适用于现有的半导体制造工艺。低k和超低k材料没有传统的二氧化硅坚固，因此在等离子体处理期间容易损坏。 它们还容易在湿式处理期间吸收环境中的湿气。湿气的吸收、等离子体损坏以及它们形成中的副产品会对产品的电性能和可靠性产生不利的影响。虽然形成互连件的现有方法已经非常充分，但还不能在每一个方面都完全满意。 希望继续寻求更加有效的方法和室，其能够去除不需要的湿气和副产品，并修复损坏而不增加介电常数。
技术实现思路
本专利技术的一个方面涉及用于在衬底上形成互连件的方法。该方法包括在衬底上沉积超低k电介质层；在超低k电介质中蚀刻第一图样；活化能辅助(active energy assist, AEA)烘烤衬底；用金属填充图样；以及对金属进行平面化以露出超低k电介质层的一部分。AEA烘烤可以(1)在蚀刻之后填充图样之前，和/或( 在平面化之后执行。在活化能辅助烘烤期间，以大约300至大约400摄氏度的温度，超低k电介质层被加热并暴露给具有波长仅大于400nm的光大约1至大约20分钟。本专利技术的另一方面涉及用于在SPSE (特殊图样/特殊蚀刻)工艺之后在衬底上形成互连件的方法。该方法包括在衬底上沉积超低k电介质层；执行第一光刻工艺以形成第一图样；在超低k电介质层蚀刻第一图样；执行第二光刻工艺以形成第二图样；在超低k电介质层蚀刻第二图样；对衬底进行湿式清洁；在湿式清洁之后活化能辅助烘烤(AEA)衬底； 用金属填充图样；以及对金属进行化学机械抛光以露出超低k电介质层的一部分。活化能辅助烘烤还可以在化学机械抛光之后执行。在SPSE工艺中，如果叠加，第一图样和第二图样形成不能使用一个光掩模分辨的图像。本专利技术的又一方面涉及活化能辅助(AEA)烘烤室，包括AEA光源组件、加热器基座和控制器，控制器用于控制输入至AEA光源组件和加热器基座中的能量。下面参照相关的附图讨论本专利技术的这些和其他方面。附图说明当读取附图时，根据以下详细描述更好地理解本专利技术的各个方面。重点强调的是， 根据工业的标准实践，各个部件没有按比例绘制。实际上，为了讨论的清晰，各个部件的尺寸可以任意增加或减小。图1是示出根据本专利技术各个实施例的形成互连件的方法的流程图；图2A至图2D示出了根据图1方法的各个实施例的处于各个制造阶段的互连件的一层的截面图；图3和图4示出了适合于实践本专利技术的各个方法实施例的室的实施例；以及图5是示出包括本专利技术实施例的来自经受各种烘烤条件的衬底的湿气含量的测量数据的图表。具体实施例方式应该理解，以下公开提供了用于实现各个实施例的不同特征的许多不同的实施例或实例。以下描述了组件和配置的具体实例以简化本公开。当然，它们仅仅是实例并且不是用于限制的目的。例如，以下描述中在第二部件上方或上形成第一部件可包括第一和第二部件被形成为直接接触的实施例，并且还包括可以在第一和第二部件之间形成附加部件的实施例，使得第一和第二部件可以不直接接触。当然，描述可指定部件彼此直接接触的状态。此外，本公开可以在各个实例中重复参考标号和/或字母。这种重复是为了简化和清楚的目的，并不是表示所讨论的各个实施例和/或结构之间的关系。随着临界尺寸持续缩小，具有较低介电常数的电介质材料被越来越多地用作互连结构中的绝缘电介质。已知的互连结构包括金属填充的通孔和沟槽的多个金属层，在通孔和沟槽之间具有电介质材料。一般如下形成根据镶嵌处理的典型金属层。在包括部分制造的器件和/或电路的衬底上沉积电介质层。然后，在电介质层上形成图样以限定金属部件 (其可以包括沟槽和通孔)。然后，图样被用于蚀刻电介质层，并在一些地方露出层下方的任何金属接触。典型的蚀刻工艺是各向异性干式蚀刻，随后为湿式清洁。由此蚀刻的图样随后在若干操作中被填充有金属(通常为铜)。在蚀刻图样中沉积阻挡/晶种材料的薄膜， 以防止随后的铜扩散以及提供用于铜电镀的晶种层。然后，在图样中电镀铜以对其进行填充。铜不仅填充图样，而且累积在电介质层的未图样化部分上方的场地区域中。然后，使用化学机械抛光(CMP)使衬底平滑，以从场地区域中去除铜来露出电介质层。该典型工艺包括湿气进入层的许多机会。只要电介质层暴露给周围环境，大多数通常在衬底离开半导体工具之后并在下一操作之前等待时，周围环境中的湿气就会进入电介质层。湿气还存在于湿式处理中在湿式清洁和CMP期间。湿式蚀刻和CMP浆中的湿气可进入电介质材料。湿气吸收量部分依赖于电介质材料的条件。非常多孔的超低k材料比较少孔的材料吸收更多的湿气。此外，更多的湿气趋于通过等离子体损坏的表面(诸如由蚀刻而得到的表面)来吸收。湿气吸收可以被粗略划分为两类自由键和Van der Waals0在等离子体蚀刻之后，一些硅自由键保留并容易与湿式蚀刻剂或浆中的环境湿气结合。湿气还通过较弱范德华力(Van der Waals force)被吸引到电介质材料。通过自由键吸收的湿气比通过Van der Waals吸收的湿气更加难以去除。尽管衬底在每个湿式工艺之后干燥，但干燥处理仅去除了没有吸收和结合的湿气。在炉子或单晶片烘烤(SWB)室中通过热烘烤衬底的进一步干燥被用于去除一些被结合的湿气。典型地，衬底以大约350°C的温度被烘烤大约一分钟以上。然而，通过使用非常多孔的材料，需要越来越长的烘烤时间来充分去除湿气和其他工艺的副产品。以30分钟以上的烘烤时间，烘烤操作对生产产生不利的效果并影响了循环时间。在通过自由键方法吸收更多湿气的一些情况下，会要求甚至更高的衬底温度来去除湿气，高温的使用被允许处理衬底的总热量预算所限制。除了或代替根据本专利技术各个实施例的热烘烤，活化能辅助(AEA)烘烤被用于去除湿气。AEA烘烤包括将衬底暴露给光辐射，其仅具有大于约400nm的波长或者仅具有约 400nm至约IOOOnm之间的波长。衬底可通过加热器基座被同时加热。衬底被AEA烘烤至少一分钟，约5至20分钟，或者约10分钟。在AEA烘烤期间，衬底温度上升并保持在大约 350摄氏度，或者大约300至400摄氏度。光强度为大约lOW/cm2至大约500W/cm2，或者至少 10W/cm2。以小于约400nm的波长，光能足以促进电介质膜中硅-氧键的交联。虽然更高的交联提高了电解质膜的机械特性，但其还引起了膜收缩并增加了电介质膜的介电常数。膜收缩通过使通孔和沟槽更大而改变了临界尺寸。介电常数的增加是不期望的，因为其与使用低k和超低k材料作为电介质层的目的相矛盾。因此，AEA烘烤不包括以小于约400nm或小于约350nm的波长将衬底暴露给足以促进交联的光能。大约400nm和IOOOnm之间的本文档来自技高网...
【技术保护点】
【技术特征摘要】
2010.09.29 US 12/893,3991.一种用于在衬底上形成互连件的方法，所述方法包括 在所述衬底上沉积超低k电介质层；在所述超低k电介质层中蚀刻第一图样；通过将所述衬底暴露给仅具有大于400nm的波长的光来进行活化能辅助(AEA)烘烤； 用金属填充所述图样；以及对所述金属进行平面化，以露出所述超低k电介质层的一部分。2.根据权利要求1所述的方法，还包括在平面化之后对所述衬底进行AEA烘烤。3.根据权利要求1所述的方法，其中，在用金属填充所述图样之前执行对所述衬底进行活化能辅助(AEA)烘烤。4.根据权利要求1所述的方法，还包括在与蚀刻第一图样分离的蚀刻操作中，在所述超低k电介质层中蚀刻第二图样；以及在AEA烘烤之前初步烘烤，所述初步烘烤包括将所述衬底加热到大约350摄氏度持续 30秒至2分钟，其中，光强度从lOW/cm2至500W/cm2，其中，所述光仅具有400nm和IOOOnm之间的波长， 其中，AEA烘烤还包括用热的方式加热所述衬底，其中，所述衬底的所述AEA烘烤被执行大约1至大约20分钟的时间，其中，所述AEA烘烤期间的衬底具有大约300至400摄氏度的温度。5.根据权利要求1所述的方法，其中，所述AEA烘烤期间的衬底被加热到大约350摄氏度的温...
【专利技术属性】
技术研发人员：柯忠祁，周家政，林耕竹，刘中伟，郑双铭，陈美玲，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。