制备具有均匀厚度器件层的衬底的方法技术

本发明专利技术提供了一种制备具有均匀厚度器件层的衬底的方法，包括如下步骤：提供外延衬底和支撑衬底，所述外延衬底的材料为半导体材料；在所述外延衬底表面外延生长器件层；在所述支撑衬底和/或器件层的表面形成绝缘层；以绝缘层为中间层，将外延衬底和支撑衬底键合在一起：采用选择性腐蚀工艺腐蚀外延衬底至器件层与外延衬底的界面处。本发明专利技术的优点在于，外延的器件层边缘区域比中心区域厚，这正好抵消了自掺杂效应对自停止腐蚀工艺的影响，从而获得了具有均匀厚度的器件层。

【技术实现步骤摘要】

本专利技术是关于制备具有均勻厚度器件层的衬底的方法，特别涉及一种采用外延工艺辅助制备具有均勻厚度器件层的衬底的方法。
技术介绍
与体硅器件相比，绝缘体上硅(SOI)器件具有高速、低驱动电压、耐高温、低功耗以及抗辐照等优点，备受人们的关注，在材料和器件的制备方面都得到了快速的发展。SOI 材料按其顶层硅薄层的厚度，可分为薄膜SOI (顶层硅通常小于IMffl)和厚膜SOI (顶层硅通常大于IMffl)两大类。薄膜SOI市场95%的应用集中在8英寸和12英寸，其中绝大多数用户为尖端微电子技术的引导者，如IBM、AMD、Motorola、Intel、UMC、TSMC、OKI等。目前供应商为日本信越(SEH)、法国Soitec、日本SUMC0，其中前两家供应了约90%以上的产品。薄膜 SOI市场主要的驱动力来自于高速、低功耗产品，特别是微处理器(CPU)应用。这些产品的技术含量高，附加值大，是整个集成电路的龙头。很多对SOI的报道均集中在以上这些激动人心的尖端应用上，而实际上SOI早期的应用集中在航空航天和军事领域，现在拓展到功率和灵巧器件以及MEMS应用。特别是在汽车电子、显示、无线通讯等方面发展迅速。由于电源的控制与转换、汽车电子以及消费性功率器件方面对恶劣环境、高温、大电流、高功耗方面的要求，使得在可靠性方面的严格要求不得不采用SOI器件。在这些领域多采用厚膜SOI材料，集中在6英寸和8英寸，目前的用户包括美国 Maxim、ADI、TI (USA)，日本 NEC、Toshiba、Panasonic、Denso、TI (Japan)、 FUJI、Omron等，欧洲Wiilips、X-Fab等。这个领域的特点在于SOI器件技术相对比较成熟，技术含量相对较低，器件的利润也相对降低，对SOI材料的价格比较敏感。在这些SOI 材料用户里面，很大的应用主要来源于各种应用中的驱动电路如Maxim的应用于主要为手机接受段的放大器电路；Panasonic、Tl、FUJI、ToshikuNEC等主要应用在显示驱动电路中的扫描驱动电路；DENSO的应用主要在汽车电子、无线射频电路等；Toshiki的应用甚至在空调的电源控制电路中；Omron主要在传感器方面；ADI也主要在高温电路、传感器等；而 Phillips的应用则主要是功率器件中的LDM0S，用于消费类电子中如汽车音响、声频、音频放大器等；韩国的Magnchip (Hynix)则为Kopin生产用于数码相机用的显示驱动电路和为 LG生产的PDP显示驱动电路等。目前，SOI材料的制备技术主要有注氧隔离技术(SIMOX)、键合及背面腐蚀技术 (BESOI)及其所衍生出来的智能剥离技术(Smart-cut)、外延层转移技术(ELTRAN)等。其中，由于键合及背面腐蚀技术具有工艺简单、成本低等优点，因此受到人们的重视，虽然埋氧层厚度连续可调，但是通过研磨或者腐蚀的办法减薄顶层硅，顶层硅的厚度均勻性很难得到精确控制。如P. B. Mumola等在顶层硅厚度为1 士0. 3Mm键合减薄SOI材料的基础上， 采用计算机控制局部等离子减薄的特殊办法，将顶层硅减薄到0. lMffl，平整度仅能控制在士Ο.Ο μπι，这也就限制了键合减薄SOI材料在对顶层硅厚度均勻性要求高等方面的应用。 而采用SIMOX技术制备的SOI材料，虽然具有优异的顶层硅厚度均勻性，但由于受到注入剂量和能量的限制，埋氧层最大厚度很难超过400nm，并且SIMOX工艺是利用高温退火，促进氧在硅片内部聚集成核而形成连续埋氧层，但是埋氧层中存在的针孔使其绝缘性能不如热氧化形成的SiO2，击穿电压仅6MV/cm左右，这些缺点限制了 SIMOX材料在厚埋层(大于 400nm)方面的应用。Smart-cut技术在键合技术的基础上发展而来，并且其顶层硅的厚度由氢离子的注入能量所决定，其厚度连续可调，因此该技术可以同时满足埋氧层厚度和顶层硅均勻性的要求，但是该技术由于采用氢离子注入剥离器件曾，因此生产成本较高。外延层转移技术需要在多孔硅上外延单晶硅层，缺陷控制困难，该技术尚未成熟，并没有应用的报道。上文提到，由于键合及背面腐蚀技术具有工艺简单、成本低等优点，但是均勻性较难控制。其主要出发点是在重掺杂器件衬底上外延轻掺杂的器件层，键合后研磨减薄，利用 HF、HN03以及CH3COOH的混合腐蚀溶液对轻重掺层不同的腐蚀速率去除重掺杂层，实现轻掺杂层的转移，制备出厚膜SOI衬底。常规方法存在的问题在于腐蚀过程中，该腐蚀不易控制，导致制备出的SOI衬底顶层硅均勻性较差。此外，对重掺杂衬底上的外延而言，其边缘自掺杂效应比较严重，外延层过渡区较宽，也就是说边缘区域轻掺杂层较薄，因此腐蚀后使得中间区域比边缘区域的顶层硅厚。
技术实现思路
本专利技术所要解决的技术问题是，提供一种制备具有均勻厚度器件层的衬底的方法，能够修正自掺杂效应和选择性腐蚀共同作用引起的厚度不均勻问题。为了解决上述问题，本专利技术提供了一种制备具有均勻厚度器件层的衬底的方法， 包括如下步骤提供外延衬底和支撑衬底，所述外延衬底的材料为半导体材料；在所述外延衬底表面外延生长器件层；在所述支撑衬底和/或器件层的表面形成绝缘层；以绝缘层为中间层，将外延衬底和支撑衬底键合在一起采用选择性腐蚀工艺腐蚀外延衬底至器件层与外延衬底的界面处；在上述外延生长器件层的步骤中，所述器件层与外延衬底的材料以及导电类型相同，且器件层的掺杂浓度小于外延衬底的掺杂浓度，所采用的外延工艺是化学气相沉积工艺，且外延生长时外延衬底的温度从中心向四周升高。作为可选的技术方案，所述外延生长器件层的步骤中，所生长的器件层的厚度大于最终产品的器件层目标厚度，并且在选择性腐蚀的步骤之后，进一步包括抛光器件层表面的步骤。作为可选的技术方案，所述外延衬底和器件层的材料是单晶硅。作为可选的技术方案，在选择性腐蚀的步骤之前，进一步包括研磨外延衬底的步骤，所述研磨工艺对外延衬底中心部分的去除量大于对边缘部分的去除量。作为可选的技术方案，在选择性腐蚀的步骤之后，进一步包括抛光器件层表面的步骤，所述抛光工艺对器件层中心部分的去除量大于对边缘部分的去除量。本专利技术的优点在于，器件层的厚度分布是中间薄而周围略厚的，这可以抵消衬底边缘自掺杂效应明显而对后续自停止腐蚀工艺带来的影响，由于边缘的自掺杂效应比中心区域明显，故边缘的自停止点会晚于中心区域，而外延的器件层又恰好是边缘区域比中心区域厚，这正好抵消了自掺杂效应对自停止腐蚀工艺的影响，从而获得了具有均勻厚度的器件层。附图说明附图1所示是本专利技术具体实施方式的实施步骤示意图。附图2A至附图2E所示是本专利技术具体实施方式的工艺示意图。具体实施例方式接下来结合附图详细介绍本专利技术所述一种制备具有均勻厚度器件层的衬底的方法的具体实施方式。附图1所示是本专利技术具体实施方式的实施步骤示意图，包括步骤S10，提供外延衬底和支撑衬底，所述外延衬底的材料为半导体材料；步骤S11，在所述外延衬底表面外延生长器件层；步骤S12，在所述支撑衬底和/或器件层的表面形成绝缘层；步骤S13，以绝缘层为中间层，将外延衬底和支撑衬底键合在一起步骤S14，采用选择性腐蚀工艺腐蚀外延衬底至器件层与外延衬底的界面处；步骤S15，抛光器件层表本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：魏星，张鹏，曹共柏，
申请(专利权)人：上海新傲科技股份有限公司，中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：