利用金属催化剂制备多晶硅掩膜的方法及利用它制造半导体元件的方法技术

本发明专利技术公开了一种利用金属催化剂制备多晶硅掩膜的方法及利用它制造半导体元件的方法。本发明专利技术涉及的利用金属催化剂制备多晶硅掩膜的方法，其特征在于，包括如下步骤：准备基板(10)的步骤；在基板(10)上形成具有规定图案的非晶硅层(30)的步骤；在非晶硅层(30)上形成金属催化剂层(40)的步骤；以及对非晶硅层(30)进行热处理而形成多晶硅掩膜(31)的步骤。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种。更具体地说，利用金属催化剂能够使半导体元件的蚀刻工序中使用的多晶硅掩膜在低温下结晶化的多晶硅掩膜的制备方法，及利用它提高了半导体元件的图案精度的制造半导体元件的方法。
技术介绍
如今随着大部分电子产品中内置的内存和非内存的需求增加，半导体
正在迅速发展。而且，随着如手机、笔记本电脑、PDA (Personal Digital Assistants)、大型电视机等显示器的需求增加，厚度薄且轻的平板显示器(Flat Panel Display)
也正在迅速发展。特别是在半导体领域，正在开发用于实现高处理速度和高存储容量的高集成度半导体的技术。此外，在平板显示器领域中，为了提高画面清晰度，每单位面积的像素数在增加，而且为了减小尺寸和提高驱动速度，正在开发将扫描驱动器及数据驱动器一同集成在玻璃上的SOP (System On Panel 系统整合面板)技术。为了实现这些技术，需要能够使布线图案的宽度最小化且提高图案精度的技术， 为此，决定图案宽度及精度的掩膜(mask)功能最重要。以往，制造半导体元件时，作为掩膜材料使用了光刻胶(photoresist)。但是，最近随着半导体元件集成度的提高，需要形成大深宽比(aspect ratio)的接触孔(contact hole)结构，但由于光刻胶掩膜的蚀刻选择性低，制造具有精细图案的半导体元件时执行其功能受限制。因此，为了解决这些问题，提出了使用蚀刻选择性高的硬掩膜(hard mask)的方法，作为硬掩膜材料通常使用多晶硅(poly-Si)。
技术实现思路
技术问题多晶硅硬掩膜是形成非晶硅(amorphous-Si)之后在650°C以上的温度下经结晶化热处理工序才能制备。但是，由于这种结晶化热处理在高温下进行，所以有可能增加半导体元件的热预算(thermal budget)，引起硬掩膜形状及结构的变形，从而存在制造半导体元件时不能实现精密蚀刻工序的问题。这些问题最终可能降低半导体元件的总体特性、可靠性及生产率。解决问题的方法本专利技术是为了解决以往技术的各种问题而提出，目的在于，提供一种利用金属催化剂制备多晶硅掩膜的方法，该方法能够减少由多晶硅形成的硬掩膜的结晶化温度和时间。此外，本专利技术的另一目的在于，提供一种制造半导体元件的方法，其使用利用金属催化剂制备的多晶硅掩膜，能够改善形成半导体元件的图案(蚀刻工序)时发生的降低特性降低及生产率降低的问题。专利技术效果根据本专利技术，在制备多晶硅硬掩膜时，利用金属催化剂能够降低非晶硅的结晶化热处理温度。此外，根据本专利技术，使用利用金属催化剂的多晶硅掩膜能够提高半导体元件的集成度。此外，根据本专利技术，使用利用金属催化剂的多晶硅掩膜能够提高半导体元件的蚀刻精度。此外，根据本专利技术，使用利用金属催化剂的多晶硅掩膜能够提高半导体元件的各种特性、可靠性及生产率。附图说明图1至图5是表示本专利技术的一实施例涉及的利用金属催化剂制备多晶硅掩膜的方法及利用它制造半导体元件的工序的示意图。图6至图13是表示本专利技术的一实施例涉及的利用多晶硅掩膜制造DRAM单元区域的工序的示意图。附图标记10、100:基板20:薄膜层30 非晶硅层31 多晶硅掩膜40 金属催化剂层200 分隔区域300 栅极线500 蚀刻阻止层510 成型层600:存储电极700:介电层800:平板电极具体实施例方式本专利技术的上述目的通过制备多晶硅掩膜的方法来实现，该制备方法包括如下步骤准备基板的步骤；在所述基板上形成具有规定图案的非晶硅层的步骤；在所述非晶硅层上形成金属催化剂层的步骤；以及对所述非晶硅层进行热处理而形成多晶硅掩膜的步马聚ο而且，本专利技术的上述目的可以通过制备多晶硅掩膜的方法来实现，该制备方法包括如下步骤准备基板的步骤；在所述基板上形成非晶硅层的步骤；在所述非晶硅层上形成金属催化剂层的步骤；对所述非晶硅层进行热处理而形成多晶硅层的步骤；以及对所述多晶硅层进行构图使所述多晶硅层具有规定图案从而形成多晶硅掩膜的步骤。而且，本专利技术的上述目的可以通过利用多晶硅掩膜制造半导体元件的方法来实现，该制造方法包括如下步骤在内部包括源极/漏极区域并包括用于露出所述源极/漏极区域的栅极线的基板上部，形成蚀刻阻止层的步骤；在所述蚀刻阻止层上形成成型层的步骤；在所述成型层上形成非晶硅层的步骤；在所述非晶硅层上形成金属催化剂层的步骤； 对所述非晶硅层进行热处理形成多晶硅掩膜的步骤；利用所述多晶硅掩膜对所述蚀刻阻止层及所述成型层进行蚀刻从而形成存储接触孔的步骤；以及形成电容器的步骤，所述电容器包括通过所述存储接触孔与所述源极/漏极区域电连接的存储电极。此时，所述金属催化剂层可以包含Ni、Pd、Ti、Ag、Au、Al、Sn、Sb、Cu、Co、Mo、Tr, Ru、Rh、Cd及Pt中的至少一个物质。所述热处理温度可以在500°C至650°C。可通过调节所述金属催化剂层的厚度，控制残留于所述多晶硅掩膜内的金属量。所述金属催化剂层可以利用原子层沉积法(ALD =Atomic Layer D印osition)形成。所述金属催化剂层可以以低于1的覆盖率形成在所述非晶硅层上。本专利技术的上述目的和技术结构及其作用效果的详细事项可以通过参照附图详细说明的本专利技术的优选实施例会更清楚地理解。本专利技术的优选实施例图1至图5是表示本专利技术的一实施例涉及的利用金属催化剂制备多晶硅掩膜的方法及利用它制造半导体元件的工序的示意图。首先，参照图1，准备基板10。这种基板10可以是不透明材料(例如，半导体晶片)或透明材料(例如，玻璃、塑料)，但并不限定于此。再参照图1，在基板10上可以形成由一层或多层构成的薄膜层20。虽然这种薄膜层20未图示，但可以是构成半导体元件的绝缘层、导电层、半导体层中的至少一个。其次，参照图2，在薄膜层20上可形成有具有规定图案的非晶硅层30。这种非晶硅层 30 可以利用低压化学气相沉积法(LPCVD =Low Pressure Chemical Vapor Deposition) 或等离子化学气相沉积法(PECVD =Plasma Enhanced Chemical Vapor Deposition)形成。 此时，非晶硅层30以在薄膜层20中只露出需要蚀刻的区域的方式形成图案，从而在之后工序中能够执行掩膜的功能。再参照图2，在非晶硅层30上可形成有金属催化剂层40。这种金属催化剂层40 可以包含在以后的非晶硅层30结晶化热处理时作为金属催化剂利用的Ni、Pd、Ti、Ag、Au、 Al、Sn、Sb、Cu、Co、Mo、Tr、Ru、Rh、Cd及Pt中的至少一个，但优选使用镍(Ni)。这种金属催化剂层40可以利用热沉积或溅射等物理气相沉积法或者如LPCVD或PECVD的化学气相沉积法形成。其次，参照图3，在图2的状态下进行恒定温度的热处理过程，则可以使非晶硅层 30结晶化成多晶硅层31 (以下，根据功能称为多晶硅掩膜)。更具体地说，根据这种热处理，包含在金属催化剂层40中的金属催化剂(未图示) 的一部分可以移动到非晶硅层30的表面。即，金属催化剂层40的金属催化剂与非晶硅层30的硅结合从而形成金属硅化物，而这种金属硅化物可作为结晶的核的晶种(seed)，从而诱导非晶硅层30的结晶化。此时，热处理温度本文档来自技高网...

【技术保护点】
１．一种制备多晶硅掩膜的方法，其特征在于，包括如下步骤：准备基板的步骤；在所述基板上形成具有规定图案的非晶硅层的步骤；在所述非晶硅层上形成金属催化剂层的步骤；以及将对所述非晶硅层进行热处理而形成多晶硅掩膜的步骤。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：朴暻完，
申请(专利权)人：泰拉半导体株式会社，
类型：发明
国别省市：KR