具有晶片通孔结构的ESD网络电路以及制造方法技术

本发明专利技术一般涉及电路结构以及制造电路的方法，尤其涉及具有晶片通孔结构的静电放电(ESD)电路以及制造方法。ESD结构包或ESD有源器件以及至少一个晶片通孔结构，所述至少一个晶片通孔结构为所述ESD有源器件提供到衬底的低串联电阻路径。一种装置包括输入、至少一个供电轨以及被电连接在所述输入与所述至少一个供电轨之间的ESD电路，其中所述ESD电路包括至少一个晶片通孔结构，其提供到衬底的低串联电阻路径。一种方法，包括：在衬底上形成ESD有源器件；在所述衬底的背面上形成地平面；以及形成至少一个晶片通孔，其被电连接到所述ESD有源器件的负电源输入和所述地平面，以提供至所述衬底的低串联电阻路径。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及电路结构以及制造电路的方法，尤其涉及具有晶片通孔结构的静电放电(ESD)电路以及制造方法。
技术介绍
ESD事件就是在大量电流提供给集成电路(IC)时，短期间内电流的放电(正或负)的现象。大电流由各种源所产生，例如，人体。ESD事件通常由高电压电势放电所产生 (通常有好几千伏特)，导致短时间内(通常为100纳秒)的高电流(数安培)脉冲。例示地通过人接触IC的引线或带电机械在IC的其它引线内放电，会在IC内产生ESD事件。在集成电路被安装至产品期间，这些静电放电可摧毁IC，由此需要昂贵的产品维修，通过提供消除IC可能遭遇的静电放电的机构就可避免这种情况。IC的制造商与使用者必须采取预防措施来避免ESD。例如ESD防护可为器件本身的一部分，并且可包含针对器件输入与输出接脚的特殊设计技术。此外，也可利用电路版图使用外部防护部件。例如为了保护IC免于ESD事件，已经针对ESD结构实施许多方案， 包含例如使用可控硅整流器(SCR)。SCR可承受高电流，保持跨SCR的电压处于低水平并且被实施为旁路与ESD事件有关的高电流放电。ESD器件也可用来避免闩锁并且提供噪声隔离，尤其是，在先进的互补金属氧化物半导体(CMOS)技术、射频(RF)CMOS以及双极CMOS (BiCMOS)硅锗(SiGe)技术当中，互补金属氧化物半导体(CM0Q闩锁的噪声隔离与消除是一项重大议题。闩锁情况通常发生在外围电路或内部电路内、一个电路(电路内部)内或多个电路(电路之间)间，在一个这种范例中，PNPN结构从低电流/高电压状态通过负电阻区转换成高电流/低电压状态时(即， 形成S型I-V(电流/电压)特性)时就会发生闩锁。作为过调和欠调现象在衬底中导致的静电放电(ESD)器件、输入/输出(I/O)离片驱动器(Off-chip driver, OCT)以及邻近电路的相互作用的结果，也会发生闩锁。利用 CMOS离片驱动器(0⑶)电路、接收器网络以及ESD器件可产生这些因素。在CMOS 1/0电路内，过调和欠调可造成衬底内的注入，并且发生了过调或欠调注入的电路的同时切换会导致噪声注入和闩锁条件。此外，这些电路内的支撑元件，可能存在例如传输晶体管、电阻器元件、测试功能、过电压介电限制电路、泄漏电阻器、管理网络以及其它元件，都会对注入衬底的噪声和闩锁由贡献。电源供应线上出现的电压或电流脉冲也会导致闩锁，例如供电轨(例如衬底或阱)上的瞬时脉冲可触发闩锁。利用少数载流子激励晶闸管结构区域之外的阱或衬底也可导致闩锁。此外，闩锁可由内部或外部激励导致，并且公知可由单粒子翻转(SEU)导致，单粒子翻转可包含来自核子过程和宇宙射线事件以及太空环境内的事件的地面放射。宇宙射线粒子可包含质子、中子和伽玛事件，以及进入地球大气层的多个粒子。来自放射性事件的地面放射，例如阿尔法粒子以及其它放射性衰变放射也可造成半导体内的闩锁。在操作中，ESD结构(或网络)需要低电阻电流路径，将高电流放电至VDD(正)电源输入以及VSS(负)电源输入。也就是，ESD网络需要到衬底的低电阻分流器。此外，ESD 电路需要包含有源元件与无源元件。此外，ESD元件使用防护环来隔离到邻近结构的少数载流子注入。ESD电路的目的在于提供到衬底的低电阻路径。传统上，使用标准金属层就可提供这种低电阻路径。不过，随着缩放造成金属层变薄时，布线层在不同物理层之间提供较大的电容。因此，本领域内存在对于克服上述缺陷与限制的需求。
技术实现思路
在本专利技术的第一方面中，一种静电放电(ESD)结构包括ESD有源器件以及至少一个晶片通孔结构，所述至少一个晶片通孔结构为所述ESD有源器件提供到衬里的低串联电阻路径。在本专利技术的附加方面中，一种装置包括输入、至少一个供电轨以及被电连接在所述输入与所述至少一个供电轨之间的ESD电路。所述ESD电路包括至少一个晶片通孔结构， 其提供到衬底的低串联电阻路径。在本专利技术的另一方面中，一种方法，包括在衬底上形成ESD有源器件以及在所述衬底的背面上形成地平面。附加地，所述方法包括形成至少一个晶片通孔，其被电连接到所述ESD有源器件的负电源输入和所述地平面，以提供至所述衬底的低串联电阻路径。附图说明利用本专利技术示范实施例的非限制性范例，参考提及的许多图式，从下列详细说明中描述本专利技术。图1显示ESD电路的示范顶视图；图2显示ESD电路的示范侧视图；图3显示根据本专利技术的方面的ESD网络的示范电路示意图；图4至图6显示根据本专利技术的方面的具有晶片通孔的ESD电路的示范侧视图；图7和图8显示根据本专利技术的方面的具有晶片通孔的ESD电路的示范俯视图；图9和图10显示根据本专利技术的方面的具有晶片通孔和电感器的ESD电路的示范侧视图；图11显示根据本专利技术的方面具有附加晶片通孔的ESD电路的示范俯视图；以及图12为半导体设计、制造和/或测试当中所使用的设计处理流程图。具体实施例方式本专利技术一般涉及电路结构以及制造电路的方法，尤其涉及具有晶片通孔结构的静电放电(ESD)电路以及制造方法。如上面所讨论，ESD电路需要低电阻分流器结构，其可例如倾泻电流、电力和/或热量。此外，如上面所讨论，ESD电路运用防护环来隔离到邻近结构的少数载流子注入。根据本专利技术的方面，ESD结构内可使用晶片通孔，以提供用于ESD电路的至衬底的低电阻路径。此外，晶片通孔可作为ESD电路的“防护环”，以避免到邻近结构的横向少数载流子的注入，和/或从例如NM0S、PM0S或CMOS半导体芯片内的注入来源的注入。通过实施本专利技术，可运用晶片通孔来执行到地的低电阻分流器以及作为防护环结构的一部分以避免负载流子注入的双重作用。再者，运用单一元件执行这双重作用，可降低制造与设计成本。在实施例中，本专利技术的该防护环或结构(此后泛称为“防护环”)的目的在于提供在邻近电路元件之间的电与空间隔离，避免可能经历闩锁的器件与电路之间的相互作用。 利用避免少数载流子在给定电路内(电路内部)迁徙，或避免少数载流子进入敏感电路 (电路间)，就可达成此目的。在第一情况下，该防护环避免少数载流子离开ESD电路的区域而进入另一 ESD电路区域。在第二情况下，当注入在内部时，该防护环避免少数载流子离开ESD电路区域而影响周围电路。再者，当注入在ESD电路外部时，该防护环避免少数载流子影响ESD电路。ESD 结构图1显示示范ESD电路100的顶视图。尤其是，图1显示示范双重二极管或双二极管ESD电路100，其包含二极管150和160。如图1内所示，ESD电路100包含VDD正电源输入105、输入110以及VSS负电源输入115。此外，ESD电路100包括在各N阱125和125' 内的两个P+阳极120和120'，以及其对应的阴极130和130'。如习知此技术的人士应该了解，N阱125和125'都形成在P型衬底(图1内未显示)内。浅沟槽隔离(STI) 135 和135'分别位于N阱125和125'中，以电隔离P+阳极120和120’。如图1内所示，P+阳极120与输入110电连接，并且阴极130与VDD正电源输入 105电连接。再者，P+阳极120'与VSS负电源输入115电连接，并且阴极130'与输入110 电连接。习知此技术的人士应可立即了解示范ESD电路100的操本文档来自技高网...

【技术保护点】
１．一种静电放电（ＥＳＤ）结构，该结构包括：ＥＳＤ有源器件；以及至少一个晶片通孔结构，其为所述ＥＳＤ有源器件提供到衬底的低串联电阻路径。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：S·H·沃尔德曼，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US