本发明专利技术提供一种等离子体掺杂方法，其可将杂质均匀地注入待处理物内。该方法为，在生成作为Ｐ型杂质的含硼的乙硼烷气体和作为稀有气体的氩气的等离子体时，不为硅衬底１３施加偏压电位，使该等离子体中的硼原子团２１沉积在硅衬底１３的表面上。然后，停止提供乙硼烷气体，并为硅衬底１３施加偏压电位，使等离子体中的氩离子２２向硅衬底１３表面照射。通过使照射的氩离子２２撞击硼原子团２１，将硼原子团２１注入硅衬底１３内。通过热处理激活已注入的硼原子团２１，即可在硅衬底１３内形成Ｐ型杂质扩散层２３。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及将杂质注入待处理物内部的等离子体掺杂方法以及包括形成扩散区 的工序在内的半导体装置的制造方法。
技术介绍
众所周知，作为半导体装置之一的MISFET (金属绝缘半导体场效应晶体管)，其栅 极长度一旦变短，就会在晶体管断开动作时产生漏电流流动的短通道效应；为了抑制该短 通道效应，从而形成比源极/漏极区更浅的扩散区。在该扩散区的形成之中，随着近年来MISFET的进一步细微化，要求将其深度设定 得更浅(例如IOnm以下)。一般而言，扩散区可通过在将杂质注入衬底之后，利用热处理激 活该注入的杂质而形成。该杂质的注入多年来一直使用将杂质的离子加速后注入衬底内的 离子注入法。要想用离子注入法形成浅的扩散区，就需要减少离子的加速能量。此处，当准 备注入的杂质的离子是硼离子之类的轻质离子的情况下，一旦减少加速能量，大多数被加 速的离子会在到达衬底之前扩散。因此很难用离子注入法形成浅扩散区。为此，已知有下述方法(例如参照专利文献1)通过将衬底暴露在含准备注入的 杂质的等离子体中，并为该衬底施加偏压电位的方法，将杂质注入衬底内。在上述专利文献1所述的等离子体掺杂方法中同时出现了两种现象，其一是等离 子体中的原子团沉积在衬底表面上，其二是被偏压电位加速的离子照射并进入衬底。在此 要想用等离子体掺杂方法将杂质均勻地注入衬底内，需使原子团均勻地沉积于衬底表面 上，同时使离子均勻地照射衬底。也就是说，需在衬底表面获得均勻的原子团的面内分布和 均勻的离子的面内分布。为了能够在衬底表面获得均勻的离子的面内分布，例如，可利用磁场控制等离子 体。然而，由于在原子团和离子上有无电荷等各不相同，又由于在等离子体中原子团比离子 多许多，因此为在衬底表面获得均勻的离子的面内分布而控制等离子体的情况下，无法在 衬底表面获得均勻的原子团的面内分布，无法使原子团均勻地沉积在衬底表面上。其结果 是，上述专利文献1所述的等离子体掺杂方法，由于不能在衬底表面上同时确保均勻的原 子团的面内分布和均勻的离子的面内分布，因而产生了不能将杂质均勻地导入衬底内的问 题。此外，在实施上述专利文献1所述的等离子体掺杂方法的处理装置中，一般而言， 与原子团的沉积速度相比，离子的进入速度更快，因而产生了衬底表面被离子刻蚀的问题。 因此，如果在形成扩散区时使用专利文献1所述的等离子体掺杂方法，虽然可形成浅的扩 散区，但由于衬底表面被刻蚀，因而在衬底上形成的扩散区的表面电阻值升高。现有技术文献专利文献专利文献1 特开2004-U8210号公报。
技术实现思路
专利技术要解决的技术问题为鉴于以上各点，本专利技术的第1目的是提供一种等离子体掺杂方法，其可将杂质均 勻地注入入待处理物内部。此外，本专利技术的第2目的是提供一种等离子体掺杂方法，其可防 止离子对待处理物的刻蚀。此外，本专利技术的第3目的是提供一种半导体装置的制造方法，其 具有杂质浓度均勻的扩散区。此外，本专利技术的第4目的是提供一种半导体装置的制造方法， 其可形成低阻的扩散区。解决上述技术问题采用的技术方案为为了实现上述第1目的，本专利技术的等离子体掺杂方法是将杂质注入待处理物内部 的等离子体掺杂方法。该方法包括第1工序，生成含杂质气体的等离子体，使该等离子体中的杂质的原子团沉积到 待处理物表面；第2工序，向第1工序中沉积在待处理物表面上的原子团照射离子。另外，在本发 明中，注入杂质的待处理物并不仅仅是衬底，还包括膜。根据本专利技术，由于使杂质原子团沉积在待处理物表面的工序，和在待处理物表面 照射离子的工序彼此分离，因此能够独立控制沉积在待处理物表面上的杂质原子团的面内 分布，以及照射待处理物表面的离子的面内分布。因此，通过在第1工序中改善待处理物 表面上的含杂原子团的面内分布，在第2工序中对面内分布已被改善的杂质原子团照射离 子，就可将杂质均勻地注入待处理物内部。在本专利技术中，根据第2工序中经离子照射而被刻蚀的杂质原子团的刻蚀速度，设 定前述第1工序中沉积的原子团在待处理物表面上消失的截止时间，以使前述第2工序仅 实施设定的时间。由此，可在杂质原子团在待处理物表面上消失的时间点上结束离子照射， 进而，可通过防止离子对待处理物表面的刻蚀，防止待处理物的表面电阻值上升。在本专利技术之中，当第1工序及第2工序在同一处理室内实施的情况下，可在前述第 1工序中生成前述含杂质气体的等离子体，并不为衬底施加偏压电位，在前述第2工序中停 止供给含杂质气体，并为前述衬底施加偏压电位。为了实现上述第2目的，本专利技术的等离子体掺杂方法为，在生成含杂质气体的等 离子体，并使该等离子体中的杂质原子团沉积在待处理物表面的同时，利用离子将该原子 团注入待处理物内部的等离子体掺杂方法，其中，将待处理物表面上的原子团的沉积速度 和原子团被离子刻蚀的刻蚀速度设定为相等。而在本专利技术中，注入杂质的待处理物并不仅 仅是衬底，还包括膜。在本专利技术之中，所谓原子团的刻蚀是指由于原子团被离子挤压进入待处理物内或 者从待处理物表面飞散，而使原子团从待处理物表面消失的方法。此外，在本专利技术中，所谓 原子团的沉积速度和刻蚀速度相等并不是说两种速度物理性相等，而是指待处理物表面被 原子团的层覆盖。若采用本专利技术，由于可通过将杂质原子团的沉积速度和刻蚀速度设定为相等，使 在将杂质原子团注入待处理物时，待处理物表面即被杂质原子团覆盖，因而可防止离子刻 蚀待处理物表面。因此，若在形成扩散区时采用本专利技术，可防止离子刻蚀衬底表面，进而可 防止衬底上形成的扩散区的表面电阻值上升。在本专利技术中，可通过调整待处理物表面上沉积的原子团的累计沉积量，控制注入 待处理物内部的杂质剂量。在本专利技术中，通过调整离子的照射能量，可控制注入待处理物内部的杂质在深度 方向上的分布。而在本专利技术中，所谓杂质在深度方向上的分布是指杂质沿待处理物的深度 方向上的浓度分布。在本专利技术之中，也可在使原子团沉积在待处理物表面上之前，对待处理物表面进 行离子照射。这样即可抑制注入待处理物内部的杂质在后续工序的热处理中的过度扩散。为了实现上述第3目的，本专利技术的半导体装置的制造方法，是包括在衬底表面上 形成栅绝缘膜的工序、在栅绝缘膜上形成栅极的工序、将栅极作为掩膜形成扩散区的工序、 形成覆盖栅极侧壁的隔离层的工序、和将栅极以及隔离层作为掩膜形成源极/漏极区的工 序的半导体装置的制造方法，其中，形成扩散区的工序具有第1工序，生成含杂质气体的等离子体，使该等离子体中的杂质原子团沉积在衬 底表面上；第2工序，向第1工序中沉积在衬底表面上的原子团照射离子。若采用本专利技术，由于在形成扩散区时使杂质沉积到衬底表面的工序和对衬底表面 照射离子的工序彼此分离，因而可独立控制沉积在衬底表面上的杂质原子团的面内分布和 照射衬底表面的离子的面内分布。因此，通过在第1工序中改善衬底表面上的杂质原子团 的面内分布，在第2工序中对改善了面内分布的杂质原子团照射离子，即可将杂质均勻地 注入衬底内。本专利技术中，形成栅极的工序包括，形成构成栅极的栅极膜的步骤、将杂质注入该栅 极膜的步骤和将注入了杂质的栅极膜图形化的步骤；将杂质注入栅极膜的步骤包括生成含 杂质气体的等离子体，使该等离子体中的杂质沉积在栅极膜表面的第1分步骤，以及向第1 分步骤中沉积在栅极膜表面上的原子团照射离子的第2分步骤本文档来自技高网...
【技术保护点】
１．一种等离子体掺杂方法，该方法是将杂质注入待处理物内部的等离子体掺杂方法，其特征在于，包括：第１工序，生成含所述杂质气体的等离子体，使该等离子体中的所述杂质的原子团沉积到待处理物的表面上；第２工序，向所述第１工序中沉积在所述待处理物表面上的原子团照射离子。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：邻嘉津彦，
申请(专利权)人：株式会社爱发科，
类型：发明
国别省市：JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。