应用于一存储器电路内多个存储区块的栓锁系统技术方案

应用于一存储器电路内多个存储区块的栓锁系统包括一前栓锁电路及多个后栓锁电路。该前栓锁电路是用以接收一数据和一前栓锁启动信号，并根据该数据和该前栓锁启动信号，产生并输出一中间信号。该多个后栓锁电路中的每一后栓锁电路是耦接于该前栓锁电路的输出端，用以接收该中间信号，并根据该中间信号和一相对应的后栓锁启动信号，产生并输出一后栓锁数据至该多个存储区块中的一相对应的存储区块，其中每次只有一后栓锁启动信号被启动。

【技术实现步骤摘要】

本专利技术是有关于一种应用于一存储器电路内多个存储区块的栓锁系统，尤指一种包括一前栓锁电路及多个后栓锁电路，且前栓锁电路及多个后栓锁电路不会同时开启的栓锁系统。
技术介绍
请参照图1，图1是为
技术介绍
说明应用于一存储器电路内多个存储区块的栓锁系统100的示意图。栓锁系统100具有多个栓锁电路LO-Ln-Ι，其中每一栓锁电路皆对应于一存储区块。例如，栓锁电路LO对应于存储区块B0，栓锁电路Ll对应于存储区块Bi，依此类推。每一栓锁电路具有一第一输入端用以接收一数据，一第二输入端，用以接收一相对应的栓锁启动信号，及一输出端，用以输出一栓锁数据至一相对应的存储区块。例如，栓锁电路LO接收数据D和栓锁启动信号LEO后，根据数据D和栓锁启动信号LE0，产生并输出栓锁数据LDO至存储区块B0。如图1所示，栓锁电路LO内的传输闸TOO和传输闸TOl不会同时开启亦不会同时关闭，亦即当传输闸TOO开启时，传输闸TOl关闭；传输闸TOO关闭时，传输闸TOl开启。请参照图2，图2是为说明栓锁系统100的操作时序的示意图。如图1和图2所示，在第一时段Tl时，传输闸T00开启以及传输闸TOl关闭。因为传输闸TOO开启，所以中间信号IS是为数据D，且传输闸TOl关闭，所以栓锁电路LO的输出端的信号LDO是处于未知状态。在第二时段T2时，因为栓锁电路LO接收到栓锁启动信号LE0，所以传输闸T00关闭以及传输闸TOl开启。因为传输闸T00关闭以及传输闸TOl开启，此时中间信号IS仍为数据D，且栓锁电路LO的输出端的信号LDO等于中间信号IS。在第三时段T3时，栓锁启动信号LEO由逻辑高电位“1”转变为逻辑低电位“0”，所以传输闸T00开启以及传输闸TOl关闭。因为传输闸T00开启，所以中间信号IS是为数据D，且传输闸TOl关闭，所以栓锁电路 LO的输出端的信号LDO等于中间信号IS。另外，栓锁系统100的其余栓锁电路的操作原理皆和栓锁电路LO相同，在此不再赘述。请参照图3，图3是为说明当栓锁启动信号LEO的负缘不够陡峭时，造成栓锁电路 LO的输出端的信号LDO不可预期的示意图。如图3所示，在第三时段T3时，因为栓锁启动信号LEO从逻辑高电位“1”下降到逻辑低电位“0”太慢，所以传输闸T00以及传输闸TOl 同时开启，造成栓锁电路LO的输出端的信号LDO并非等于中间信号IS，而是转变成为逻辑低电位“0”。综上所述，栓锁系统100利用栓锁启动信号LEO同时控制传输闸T00以及传输闸 T01，可能会造成上述栓锁电路LO的输出端的信号LDO不可预期的问题。因此，对于使用者而言，栓锁系统100并非是很好的选择。
技术实现思路
本专利技术的一实施例提供一种应用于一存储器电路内多个存储区块的栓锁(latch)系统。该栓锁系统包括一前栓锁电路及多个后栓锁电路。该前栓锁电路具有一第一输入端，用以接收一数据，一第二输入端，用以接收一前栓锁启动信号，及一输出端，用以输出一中间信号，其中该前栓锁电路是根据该数据与该前栓锁启动信号，产生该中间信号；及该多个后栓锁电路中的每一后栓锁电路具有一第一输入端，耦接于该前栓锁电路的输出端，用以接收该中间信号，一第二输入端，用以接收一相对应的后栓锁启动信号，及一输出端，用以输出一后栓锁数据至一相对应的存储区块，其中该后栓锁电路是根据该中间信号与该相对应的后栓锁启动信号，产生该后栓锁数据至该相对应的存储区块；其中该多个存储区块的数目和该多个后栓锁电路的数目相等，且每次只有一后栓锁启动信号被启动。该前栓锁电路包括一第一反相器，具有一第一端，耦接于该前栓锁电路的第二输入端，及一第二端， 用以输出一反相的前栓锁启动信号，其中该第一反相器是用以反相该前栓锁启动信号，以产生该反相的前栓锁启动信号；一第二反相器，具有一第一端，耦接于该前栓锁电路的第一输入端，及一第二端，用以输出一第一数据，其中该第二反相器是用以反相该数据，以产生该第一数据，且该第一数据和该数据是为反相；一第一传输间，具有一第一端，耦接于该第二反相器的第二端，用以接收该第一数据，一第二端，用以接收该前栓锁启动信号，一第三端，用以输出该第一数据，及一第四端，耦接于该第一反相器的第二端，用以接收该反相的前栓锁启动信号；一第一栓锁单元，具有一第一端，耦接于该第一传输间的第三端，用以接收该第一数据，及一第二端，用以输出一第二数据，其中该第二数据和该数据是为同相；及一第三反相器，具有一第一端，耦接于该第一栓锁单元的第二端，用以接收该第二数据，及一第二端，耦接于该前栓锁电路的输出端，用以输出该中间信号，其中该第三反相器是用以反相该第二数据，以产生该中间信号，且该中间信号和该数据是为反相。该第一栓锁单元包括一第四反相器，具有一第一端，用以接收该第一数据，及一第二端，用以输出该第二数据，其中该第四反相器是用以反相该第一数据，以产生该第二数据；及一第五反相器， 具有一第一端，用以接收该第二数据，及一第二端，用以输出该第一数据，其中该第五反相器是用以反相该第二数据，以产生该第一数据。 该每一后栓锁电路包括一第六反相器，具有一第一端，耦接于该后栓锁电路的第二输入端，及一第二端， 用以输出一反相相对应的后栓锁启动信号，其中该第六反相器是用以反相该相对应的后栓锁启动信号，以产生该反相相对应的后栓锁启动信号；一第二传输间，具有一第一端，耦接于该后栓锁电路的第一输入端，用以接收该中间信号，一第二端，耦接于该后栓锁电路的第二输入端，用以接收该相对应的后栓锁启动信号，一第三端，用以输出该中间信号，及一第四端，耦接于该第六反相器的第二端，用以接收该反相相对应的后栓锁启动信号；一第二栓锁单元，具有一第一端，耦接于该第二传输间的第三端，用以栓锁该中间信号；及一第七反相器，具有一第一端，耦接于该第二传输间的第三端，用以接收该中间信号，及一第二端，用以输出该后栓锁数据，其中该第七反相器是用以反相该中间信号，以产生该后栓锁数据，且该后栓锁数据和该数据是为同相。该第二栓锁单元包括一第八反相器，具有一第一端，耦接于该第二传输间的第三端，及一第二端；及一第九反相器，具有一第一端，耦接于该第八反相器的第二端，及一第二端，耦接于该第二传输闸的第三端。本专利技术提供一种应用于存储器电路内多个存储区块的栓锁系统，其一第一传输闸被依前栓锁启动信号控制以及一第二传输间被一后栓锁启动信号控制，而该第一传输闸与该第二传输闸被设计成不会同时开启。因此，本专利技术所提供的栓锁系统的输出端的信号并不会像
技术介绍
一样出现不可预期的情况。另外，本专利技术所提供的栓锁系统仅具有一个前栓锁电路，所以本专利技术所提供的栓锁系统的面积较
技术介绍
的栓锁系统的面积小。附图说明图1是为
技术介绍
说明应用于一存储器电路内多个存储区块的栓锁系统的示意图。图2是为说明栓锁系统的操作时序的示意图。图3是为说明当栓锁启动信号的负缘不够陡峭时，造成栓锁电路的输出端的信号不可预期的示意图。图4是为本专利技术的一实施例说明应用于一存储器电路内多个存储区块的栓锁系统的示意图。图5是为说明栓锁系统中前栓锁电路及后栓锁电路的操作时序的示意图。主要元件符号说明100、 400栓锁系统402前栓锁电路4040-404n-l后栓锁电路4022第一反相器4024第二反相器4026第一传输闸4028第一栓锁单本文档来自技高网...

【技术保护点】
１．一种应用于一存储器电路内多个存储区块的栓锁系统，包括：一前栓锁电路，具有一第一输入端，用以接收一数据，一第二输入端，用以接收一前栓锁启动信号，及一输出端，用以输出一中间信号，其中该前栓锁电路是根据该数据与该前栓锁启动信号，产生该中间信号；及多个后栓锁电路，每一后栓锁电路，具有一第一输入端，耦接于该前栓锁电路的输出端，用以接收该中间信号，一第二输入端，用以接收一相对应的后栓锁启动信号，及一输出端，用以输出一后栓锁数据至一相对应的存储区块，其中该后栓锁电路是根据该中间信号与该相对应的后栓锁启动信号，产生该后栓锁数据至该相对应的存储区块；其中该多个存储区块的数目和该多个后栓锁电路的数目相等，且每次只有一后栓锁启动信号被启动。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：夏浚，刘士晖，张正男，
申请(专利权)人：钰创科技股份有限公司，
类型：发明
国别省市：71