半导体存储器器件和用于操作半导体存储器器件的方法技术

半导体存储器器件，包括：存储器阵列部件，配置来用作信息存储区域；和接口部件，配置来在外部存储器控制器和存储器阵列部件之间交互。存储器阵列部件和所述接口部件被密封在封装中。接口部件具有基于一对一关系与多个存储器类型对应的多个接口模块。该方法包括步骤：根据遵循正在连接的外部存储器控制器的规范的存储器类型选择多个接口模块之一；和响应于由外部存储器控制器发出的写入或读取请求，使所选择的接口模块存取存储器阵列部分，以进行写入或读取操作。

【技术实现步骤摘要】
相关申请的交叉引用本申请包含涉及于2007年6月21日向日本专利局提交的日本专利申请 JP 2007-164195的主题，通过引用将其全部内容合并在此。

技术介绍
结合本专利技术，引用日本专利公开No.2006-65533以及2004-318500。芯片。这些存储器器件根据电路结构、操作和功能而不同。从结构和操作方 面来说，存在两种主要的RAM类别DRAM(动态随机存取存储器)和SRAM (静态随机存取存储器)。作为DRAM的变型，存在与外部提供的时钟信号 同步地输出数据的SDRAM (同步动态随机存取存储器)。SDRAM还具有诸 如SDR-SDRAM (单数据率SDRAM )、 DDR-SDRAM (双数据率SDRAM )、DDR2-SDRAM、 DDR2-SDRAM.......DDR (n) -SDRAM之类的子类型。从结构方面来看，存在具有多个存取端口的、被称为DPRAM(双端口 RAM)的变型。在功能性术语中，存在不需要寻址的、被称为FIFO(先进先 出)型的变型。根据主机电子设备需要什么来选择性使用上述存储器类型。为了描述的 目的，在下面的描述中，SDR-SDRAM将被称为SDR、 DDR-SDRAM被称为 DDR、 DDR2-SDRAM被称为DDR2、 DDR3到DDR (n) -SDRAM被称为 DDR3到DDR ( n ),并且FIFO型被称为FIFO。
技术实现思路
考虑必要的功能、性能和成本因素确定在每个电子设备中集成的半导体 存储器器件(半导体存储器IC芯片)的类型。显然设计或选择用于向给定类4存储器类型兼容地方式执行存储器存取操作。然而，根据情况，不会不变地稳定地供应所有类型的半导体存储器器件。 近些年来，半导体存储器器件的类型已经迅速多样化，并且持续投入大量精 力开发新型存储器。同时，需求降低的半导体存储器器件类型的生产经常被 它们的制造商中断。因此，电子设备制造商可能面临如果它们的产品是否集 成已经停止生产的半导体存储器器件类型的严重问题。假设电子设备制造商制造集成SDR的产品并且供应变得不稳定。在这种情况下，设备制造商应该考虑采用代替SDR的另一种半导体存储器器件。如 果确定采用DDR代替SDR,则用DDR替换SDR本身不发生；其需要修改 用于存取新半导体存储器器件的存储器控制器的规范。在一些情况下，存储 器控制器和外围电路需要一起被重新设计。在生产阶段效率的损失和成本的 增加是明显的。在设计新电子设备时，设备制造商需要通过预测在将来哪些类型的半导 体存储器器件将继续可用来确保必要的半导体存储器器件的供应。存储器器 件的可用性的预测可能强迫电子设备制造商采用其性能不必要地高的半导体 存储器器件或进行将考虑存储器控制器的规范中将来可能的修改的电路设 计。在这些条件下，可能会严重阻碍了提供合适和有效的电路设计的灵活程 度。已经根据以上情况做出本专利技术，并且提供可以被用作各种类型的存储器 的半导体存储器器件。在实现本专利技术时，以及根据其一个实施例，提供半导体存储器器件，包 括存储器阵列部件，配置来用作信息存储区域；以及接口部件，配置来连接 在外部存储器控制器和存储器阵列部件之间，存储器阵列部件和接口部件被 密封在封装中。接口部件具有基于一对一关系与多个存储器类型对应的多个 接口模块。最好，当密封在封装中时，可以将存储器阵列部件和接口部件形成在单 硅芯片上。最好，当密封在封装中时，可以将存储器阵列部件和接口部件形成在分 离的硅芯片上并相互连接。最好，多个接口才莫块之一可以对应于包括SDR、 DDR、 DDR2到DDR(n)、 SRAM、 DPRAM和FIFO的多个存^诸器类型之一。最好，接口部件可以包括输入/输出緩冲器部件，配置来向外部存储器控 制器输出信号和从外部存储器控制器输入信号。输入/输出緩冲器部件可以允 许外部存储器控制器和多个接口模块在它们之间交换信号。最好，根据本专利技术实施例的半导体存储器器件还可以包括选择器，配置来选择连接到输入/输出緩沖器部件的多个接口模块之一。输入/输出緩沖器部 件可以允许外部存储器控制器和选择器选择的多个接口模块之一在它们之间 交换信号。最好根据本专利技术实施例的半导体存储器器件包括以一一对应关系与多个接口模块对应的方式的输入/输出緩冲器部件的多个单元。当连接到输入/输出 緩冲器部件的单元之一时，外部存储器控制器可以与对应于所连接的输入/输 出緩冲器部件的单元的接口模块交换信号。最好，接口部件可以包括时钟产生部件，配置来产生由用于处理的多个 接口模块的每一个使用的时钟信号。最好，接口部件可以包括模式解释部件，配置来解释输入模式指定信号 作为与多个存储器类型之一对应的模式的指示。根据由模式解释部件解释的存储器类型特定模式，多个接口模块之一可以针对写入或读取操作存取存储 器阵列部件。根据本专利技术的另一实施例，提供用于操作半导体存储器器件的方法，该半导体存储器器件包括存储器阵列部件，配置来用作信息存储区域；以及接 口部件，配置来在外部存储器控制器和存储器阵列部件之间交互，存储器阵 列部件和接口部件被密封在封装中，接口部件具有基于一对一关系与多个存 储器类型对应的多个接口模块，所述方法包括步骤根据遵循正在连接的外 部存储器控制器的规范存储器类型选择多个接口模块之一；和响应于由外部 存储器控制器发出的写入或读取请求，使所选择的接口模块存取存储器阵列 部分，以进行写入或读取操作。如上所述，根据本专利技术实施例的半导体存储器器件是包括存储器阵列部DDR、 DDR2、 ......DDR(n)、 SRAM、 DPRAM和FIFO之类的各种存储器类型对应的多个接口模块。 、 接口模块的每一个保持与对应的存储器类型的定时 一致地，响应于来自外部存储器控制电路的存取请求，向存储器阵列部件写入数据并从存储器阵列部件读取数据。例如，SDR接口模块以如果从外部看来存储器阵列部件好 像用作SDR存储器阵列的方式，向存储器阵列部件输入数据和从其输出数据。 同样地，DDR接口模块以如果从外部看来存储器阵列部件好像用作DDR存 储器阵列的方式向存储器阵列部件输出数据和从外部存储器阵列输入数据。例如，DRAM和SRAM根据电路结构相互不同，但是如果合适的调节 存取定时，则它们之一可以被布置来像其它存储器类型那样操作。这对于 FIFO和DPRAM也是这样。当合适地操作每一个所配置的接口模块时，则存 储器阵列部件可以被布置来作为SRAM或作为诸如SDR或DDR之类的 DRAM的变型操作，而实际上存储器阵列部件具有DRAM结构。据激活的接口模块来改变的方式操作。由此，本专利技术的半导体存储器器件可 以被布置来用作其类型根据外部连接的存储器控制电路的规范而变化的存储器。通过使用根据本专利技术实施例的半导体存储器器件，可以有效地制造或设 计电子设备，并且稳定这种设备的生产。例如，如果集成特定存储器类型的 存储器的电子设备的制造商面对当前使用的存储器类型的不稳定供应时，该 制造商可以用根据本专利技术实施例的、可以被布置来以与之前完全相同的方式 操作的半导体存储器器件代替当前采用的存储器。这使得制造商可以持续生 产电子设备而不改变存储器控制电路以及所包含的外围电路的设计。在要设计新的电子设备的情况下，使用本本文档来自技高网...

【技术保护点】
一种半导体存储器器件，包括：　存储器阵列部件，配置来用作信息存储区域；和　接口部件，配置来连接在外部存储器控制器和所述存储器阵列部件之间，所述存储器阵列部件和所述接口部件被密封在封装中；　其中所述接口部件具有基于一对一关系与多个存储器类型对应的多个接口模块。

【技术特征摘要】
JP 2007-6-21 164195/071.一种半导体存储器器件，包括存储器阵列部件，配置来用作信息存储区域；和接口部件，配置来连接在外部存储器控制器和所述存储器阵列部件之间，所述存储器阵列部件和所述接口部件被密封在封装中；其中所述接口部件具有基于一对一关系与多个存储器类型对应的多个接口模块。2. 如权利要求1所述的半导体存储器器件，其中 当密封在所述封装中时，所述器阵列部件和所述部件形成在单硅芯片上。3. 如权利要求1所述的半导体存储器器件，其中 当密封在所述封装中时，将所述器阵列部件和所述部件形成在分离的硅芯片上并相互连接。4. 如权利要求1所述的半导体存储器器件，其中 所述多个接口模块之一对应于包括SDR、 DDR、 DDR2到DDR (n)、SRAM、 DPRAM和FIFO的所述多个存储器类型之一。5. 如权利要求1所述的半导体存储器器件，其中所述接口部件包括输入/输出緩冲器部件，配置来向所述存储器控制器输 出和从所述外部存储器控制器输入信号；和所述输入/输出緩冲器部件允许所述外部存储器控制器和所述多个接口 模块在它们之间交换信号。6. 如权利要求5所述的半导体存储器器件，还包括选择器，配置来选择连接到所述输入/输出缓冲器部件的所述多个接口模 块之一，其中所述输入/输出緩冲器部件允许所述...

【专利技术属性】
技术研发人员：柏浩太郎，
申请(专利权)人：索尼株式会社，
类型：发明
国别省市：JP[日本]