本发明专利技术公开了存储元件、存储元件的制造方法以及存储器。所述存储元件包括：存储层，其用于基于磁性材料的磁化状态来保持信息；以及磁化固定层，其相对所述存储层设置，且在所述磁化固定层与所述存储层之间设有隧道势垒层，其中，所述隧道势垒层具有0.1nm～0.6nm的厚度以及小于0.5nm的界面粗糙度，并且通过在堆叠方向上施加电流并注入自旋极化电子来改变所述存储层的磁化方向，由此在所述存储层中存储信息。本发明专利技术的实施例能够提供可使功耗降低的存储元件和存储器。
【技术实现步骤摘要】
本专利技术涉及存储元件、存储元件的制造方法以及包括该存储元件的存储器，上述存储元件具有如下构造具有相对于膜平面的垂直磁各向异性并且通过施加垂直电流实现磁致电阻变化。
技术介绍
随着大容量服务器到移动终端等各种信息装置的不断发展，诸如用于构成信息装置的存储器和逻辑元件等的性能得到进一步增强，例如，提高了集成度和速度以及降低了功耗。尤其是，半导体非易失性存储器得到显著发展，于是闪速存储器作为大容量文件存储器得到迅速推广以至于降低了硬盘驱动器的使用。另一方面，由于期望推广到代码存储器(code memory)和工作存储器(working memory)，铁电随机存取存储器(FeRAM)、磁性随机存取存储器(MRAM)、相变随机存取存储器(PCRAM)等正得到发展以取代目前通常使用的 NOR闪速存储器、DRAM等。这些存储器中的部分存储器已经投入到实际应用中。尤其是，由于MRAM基于磁性材料的磁化方向存储数据，所以MRAM能够高速和几乎无限次(1015次以上)的重写。在工业自动化、飞机等领域已经使用MRAM。由于MRAM的高速处理和高可靠性，期望未来将MRAM推广到代码存储器和工作存储器。然而，在实践中， MRAM仍面临功耗降低及容量增加的需求。这些都是起因于MRAM的存储原理的基本问题， 即，是归因于通过配线产生的电流磁场引起磁化反转的方式的基本问题。作为解决这个问题的一种方法，正在研究不基于电流磁场的存储方式(S卩，磁化反转)。特别是，与自旋矩磁化反转有关的研究比较活跃。如同MRAM，利用自旋矩磁化反转所实现的存储元件配置有磁性隧道结(magnetic tunnel junction, MTJ)。这种结构利用如下特性穿过被固定到某个方向的磁性层的自旋极化电子在进入这个磁性层时向另一自由磁性层(其方向不固定)提供转矩。在这种结构中，等于或大于某个阈值的施加电流在自由磁性层中引起反转。通过改变电流的极性进行0/1的重写。在尺寸约为0.1 μπι的元件中，用于该反转的电流的绝对值等于或小于1mA。另外，由于这个电流值与元件体积成比例地降低，所以能够进行缩放。而且，这种方式不需要MRAM所要求的字线，该字线产生用于存储的电流磁场，因此，这种方式还具有单元结构更简单的优点。在下文中，将利用自旋矩磁化反转的MRAM称为ST_MRAM(自旋矩磁性随机存取存储器)。在保留MRAM的高速操作和几乎无限次重写等优点的同时，对作为非易失性存储器的能够降低功耗和增加容量的ST-MRAM寄予厚望。为了实现ST-MRAM的功耗降低，重要的是通过减小隧道势垒层的厚度来减小MTJ元件的电阻。如果根据比例缩放，容量增大而使元件尺寸减小，那么由于隧道势垒层电阻会增大。因此，难以减小元件的电阻。于是，为了实现比例缩放和功耗的降低，应该减小隧道势垒层的厚度。图11是ST-MRAM的MTJ结构的示意性截面图。图11中所示的ST-MRAM包括基体层51、反铁磁性层52、磁化固定层(固定层，参照层)53、隧道势垒层M、存储层(磁化存储层，自由层) 和覆盖层(保护层)56。箭头表示ST-MRAM操作中各磁性层的磁化方向。 存储层阳由具有如下磁矩的铁磁性材料形成，该磁矩的磁化的方向M55在与膜平面平行的方向(水平方向)上自由变化。磁化固定层53由具有如下磁矩的铁磁性材料形成，该磁矩的磁化的方向M53在与膜平面平行的方向(水平方向)上是固定的。基于具有单轴各向异性的自由磁化层(存储层)的磁化方向来存储信息。通过在与膜平面垂直的方向上施加电流，从而在存储层中引起自旋矩磁化反转来进行写入。MTJ元件具有厚度等于或小于Inm的极薄的隧道势垒层。因此，隧道势垒层的界面对粗糙度很敏感而应当足够平坦。作为使通常用作隧道势垒层的MgO层平坦化的技术， 例如已知一种方法在形成MgO膜之后在真空下进行加热(例如参照作为非专利文献1的 Isogami 等人的 APPLIED PHYSICS LETTERS Vol. 93，192109 )。为了实现在ST-MRAM中得到大读出信号的高磁致电阻变化率，优选使用取向 (001)方向的MgO作为隧道势垒层。然而，通过减小MgO隧道势垒层的厚度来减小电阻存在如下问题(1)磁化自由层与磁化固定层之间的磁性层间耦合(奈耳耦合，Neel coupling) 由于隧道势垒层的界面粗糙度而增大。(2)由于诸如针孔等缺陷弓丨入隧道势垒层而使隧道势垒层的质量下降。如果隧道势垒层的厚度减小，则磁化固定层与存储层(二者之间夹着隧道势垒层)之间会发生取决于隧道势垒层的膜厚度分布的磁性奈耳耦合。例如，对于小厚度的隧道势垒层，曾报导过隧道势垒层的界面粗糙度的增大与所发生的奈耳耦合之间的关系 (例如参照作为非专利文献2的Kools等人的JOURNAL OF APPLIED PHYSICS Vol. 85， 4466 )0由于奈耳耦合，在MTJ元件中会产生泄漏磁场。这会引起在没有施加外部磁场的情况下就进行操作的问题。另外，所需电流的大小在元件之间发生变化。结果，使隧道磁电阻(TMR)率、短路等元件特性劣化，从而与MTJ元件一样在操作中出现ST-MRAM的读出信号下降等问题。这一问题也在晶片级评估时清楚地显示出来。作为一个示例，图12示出了以上述 MTJ元件的隧道势垒层厚度分别设置成0. 72nm和0. 63nm这样的方式制造的两种样品的磁化曲线。根据晶片上的MTJ结构的磁性特性的评估，在隧道势垒层的厚度为0. 63nm的元件中，由于基于上述两个因素的奈耳耦合而使反映磁化自由层的磁滞回线移位，并且由于针孔粗糙度而使层内的各磁化分散。因此，如图12所示，隧道势垒层的厚度减小到0.63nm这个样品的磁滞回线的方形度与隧道势垒层的厚度设为0. 72nm的样品相比有所劣化。如上所述，为了使ST-MRAM的功耗减小，形成高质量的隧道势垒层是很重要的，这就不会由于隧道势垒层的厚度减小而在较低电阻范围内因粗糙度等使MTJ元件的功能变差。
技术实现思路
本专利技术的目的是提供一种能够使功耗减小的存储元件、该存储元件的制造方法以及包括该存储元件的存储器。本专利技术实施例提供了一种存储元件，其中，通过在堆叠方向上施加电流并注入自旋极化电子来改变存储层的磁化方向，由此在所述存储层中存储信息。该存储元件包括存储层和磁化固定层，所述存储层用于基于磁性材料的磁化状态来保持信息，所述磁化固定层，其相对所述存储层设置，且在所述磁化固定层与所述存储层之间设有隧道势垒层。所述隧道势垒层具有大于或等于0. Inm且小于或等于0. 6nm的厚度以及小于0. 5nm的界面粗糙度。本专利技术另一实施例提供了一种存储器，所述存储器包括上述存储元件和配线，所述配线用于在所述堆叠方向上向所述存储元件供给电流。根据本专利技术实施例的存储元件和存储器，通过将所述隧道势垒层的厚度设定成大于或等于0. Inm且小于或等于0. 6nm,能够减小电阻。另外，通过将界面粗糙度设成小于 0. 5nm,即使当所述隧道势垒层的厚度减小至小于或等于0. 6nm时也能够抑制奈耳耦合及缺陷。因此，在不使隧道势垒层的质量下降的情况下，能够降低存储器和存储元件的功^^ ο本专利技术另一实施例提供了一种存储元件的制造方法。该方法包括形成磁性层以及在所述磁性本文档来自技高网...
【技术保护点】
１．一种存储元件，其包括：存储层，其用于基于磁性材料的磁化状态来保持信息；以及磁化固定层，其相对所述存储层设置，且在所述磁化固定层与所述存储层之间设有隧道势垒层，其中，所述隧道势垒层具有０．１ｎｍ～０．６ｎｍ的厚度以及小于０．５ｎｍ的界面粗糙度，并且通过在堆叠方向上施加电流并注入自旋极化电子来改变所述存储层的磁化方向，由此在所述存储层中存储信息。
【技术特征摘要】
2010.06.29 JP 2010-1482191.一种存储元件，其包括存储层，其用于基于磁性材料的磁化状态来保持信息；以及磁化固定层，其相对所述存储层设置，且在所述磁化固定层与所述存储层之间设有隧道势垒层，其中，所述隧道势垒层具有0. Inm 0. 6nm的厚度以及小于0. 5nm的界面粗糙度，并且通过在堆叠方向上施加电流并注入自旋极化电子来改变所述存储层的磁化方向，由此在所述存储层中存储信息。2.根据权利要求1所述的存储元件，其中，所述隧道势垒层中含有MgO。3.根据权利要求1或2所述的存储元件，其中，设有夹着所述存储层的第一隧道势垒层和第二隧道势垒层；在所述第一隧道势垒层的与所述存储层相反的一侧设有第一磁化固定层；在所述第二隧道势垒层的与所述存储层相反的一侧设有第二磁化固定层，并且所述第一隧道势垒层和所述第二隧道势垒层...
【专利技术属性】
技术研发人员：内田裕行，细见政功，大森广之，别所和宏，肥后豊，山根一阳，
申请(专利权)人：索尼公司，
类型：发明
国别省市：JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。